gate2.v

verilog源代码 王金明教程用的配套代码和一些可综合代码

module gate2(F,A,B,C,D);
input A,B,C,D;
output F;
assign F=(A&B)|(B&C&D);
endmodule