📄 62256.sim.rpt
字号:
; |inter62256|req~138 ; |inter62256|req~138 ; combout ;
; |inter62256|drop~23 ; |inter62256|drop~23 ; combout ;
; |inter62256|WE_hold~39 ; |inter62256|WE_hold~39 ; combout ;
; |inter62256|WE~658 ; |inter62256|WE~658 ; combout ;
; |inter62256|WE~659 ; |inter62256|WE~659 ; combout ;
; |inter62256|addr[7]~1384 ; |inter62256|addr[7]~1384 ; combout ;
; |inter62256|clk ; |inter62256|clk ; combout ;
; |inter62256|data_in[1] ; |inter62256|data_in[1] ; combout ;
; |inter62256|data_in[2] ; |inter62256|data_in[2] ; combout ;
; |inter62256|data_in[3] ; |inter62256|data_in[3] ; combout ;
; |inter62256|data_in[4] ; |inter62256|data_in[4] ; combout ;
; |inter62256|data_in[5] ; |inter62256|data_in[5] ; combout ;
; |inter62256|read_en ; |inter62256|read_en ; combout ;
; |inter62256|write_en ; |inter62256|write_en ; combout ;
; |inter62256|write_clk ; |inter62256|write_clk ; combout ;
; |inter62256|CS ; |inter62256|CS ; padio ;
; |inter62256|OE ; |inter62256|OE ; padio ;
; |inter62256|WE ; |inter62256|WE ; padio ;
; |inter62256|addr[0] ; |inter62256|addr[0] ; padio ;
; |inter62256|addr[1] ; |inter62256|addr[1] ; padio ;
; |inter62256|addr[2] ; |inter62256|addr[2] ; padio ;
; |inter62256|addr[3] ; |inter62256|addr[3] ; padio ;
; |inter62256|addr[4] ; |inter62256|addr[4] ; padio ;
; |inter62256|addr[5] ; |inter62256|addr[5] ; padio ;
; |inter62256|data_io[1]~6 ; |inter62256|data_io[1]~6 ; combout ;
; |inter62256|data_io[1]~6 ; |inter62256|data_io[1]~output ; padio ;
; |inter62256|data_io[2]~5 ; |inter62256|data_io[2]~5 ; combout ;
; |inter62256|data_io[2]~5 ; |inter62256|data_io[2]~output ; padio ;
; |inter62256|data_io[3]~4 ; |inter62256|data_io[3]~4 ; combout ;
; |inter62256|data_io[3]~4 ; |inter62256|data_io[3]~output ; padio ;
; |inter62256|data_io[4]~3 ; |inter62256|data_io[4]~3 ; combout ;
; |inter62256|data_io[4]~3 ; |inter62256|data_io[4]~output ; padio ;
; |inter62256|data_io[5]~2 ; |inter62256|data_io[5]~2 ; combout ;
; |inter62256|data_io[5]~2 ; |inter62256|data_io[5]~output ; padio ;
; |inter62256|data_io[6]~1 ; |inter62256|data_io[6]~1 ; combout ;
; |inter62256|data_io[6]~1 ; |inter62256|data_io[6]~output ; padio ;
+--------------------------+-------------------------------+------------------+
The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------+
; Missing 1-Value Coverage ;
+---------------------------------+---------------------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+---------------------------------+---------------------------------+------------------+
; |inter62256|addr[7]~reg0 ; |inter62256|addr[7]~reg0 ; regout ;
; |inter62256|addr[8]~reg0 ; |inter62256|addr[8]~reg0 ; regout ;
; |inter62256|addr[9]~reg0 ; |inter62256|addr[9]~reg0 ; regout ;
; |inter62256|addr[10]~reg0 ; |inter62256|addr[10]~reg0 ; regout ;
; |inter62256|addr[11]~reg0 ; |inter62256|addr[11]~reg0 ; regout ;
; |inter62256|addr[12]~reg0 ; |inter62256|addr[12]~reg0 ; regout ;
; |inter62256|addr[13]~reg0 ; |inter62256|addr[13]~reg0 ; regout ;
; |inter62256|addr[14]~reg0 ; |inter62256|addr[14]~reg0 ; regout ;
; |inter62256|mod ; |inter62256|mod ; regout ;
; |inter62256|data_out~80 ; |inter62256|data_out~80 ; combout ;
; |inter62256|data_out~81 ; |inter62256|data_out~81 ; combout ;
; |inter62256|data_out~82 ; |inter62256|data_out~82 ; combout ;
; |inter62256|data_out~83 ; |inter62256|data_out~83 ; combout ;
; |inter62256|data_out~84 ; |inter62256|data_out~84 ; combout ;
; |inter62256|data_out~85 ; |inter62256|data_out~85 ; combout ;
; |inter62256|data_out~86 ; |inter62256|data_out~86 ; combout ;
; |inter62256|data_out~87 ; |inter62256|data_out~87 ; combout ;
; |inter62256|req~reg0 ; |inter62256|req~reg0 ; regout ;
; |inter62256|Equal0~130 ; |inter62256|Equal0~130 ; combout ;
; |inter62256|Equal1~188 ; |inter62256|Equal1~188 ; combout ;
; |inter62256|Equal1~189 ; |inter62256|Equal1~189 ; combout ;
; |inter62256|Equal0~131 ; |inter62256|Equal0~131 ; combout ;
; |inter62256|Add1~114 ; |inter62256|Add1~114 ; combout ;
; |inter62256|Add1~114 ; |inter62256|Add1~115 ; cout0 ;
; |inter62256|Add1~114 ; |inter62256|Add1~115COUT1_130 ; cout1 ;
; |inter62256|Add1~116 ; |inter62256|Add1~116 ; combout ;
; |inter62256|Add1~116 ; |inter62256|Add1~117 ; cout0 ;
; |inter62256|Add1~116 ; |inter62256|Add1~117COUT1_132 ; cout1 ;
; |inter62256|Equal1~190 ; |inter62256|Equal1~190 ; combout ;
; |inter62256|Add1~118 ; |inter62256|Add1~118 ; combout ;
; |inter62256|Add1~118 ; |inter62256|Add1~119 ; cout0 ;
; |inter62256|Add1~118 ; |inter62256|Add1~119COUT1 ; cout1 ;
; |inter62256|Add1~120 ; |inter62256|Add1~120 ; combout ;
; |inter62256|Add1~122 ; |inter62256|Add1~122 ; combout ;
; |inter62256|Add1~122 ; |inter62256|Add1~123 ; cout0 ;
; |inter62256|Add1~122 ; |inter62256|Add1~123COUT1_131 ; cout1 ;
; |inter62256|Add1~124 ; |inter62256|Add1~124 ; combout ;
; |inter62256|Add1~124 ; |inter62256|Add1~125 ; cout0 ;
; |inter62256|Add1~124 ; |inter62256|Add1~125COUT1_129 ; cout1 ;
; |inter62256|Add1~126 ; |inter62256|Add1~126 ; combout ;
; |inter62256|Add1~126 ; |inter62256|Add1~127 ; cout ;
; |inter62256|Equal1~195 ; |inter62256|Equal1~195 ; combout ;
; |inter62256|data_in_temp[0]~274 ; |inter62256|data_in_temp[0]~274 ; combout ;
; |inter62256|addr[7]~1361 ; |inter62256|addr[7]~1361 ; combout ;
; |inter62256|Add0~226 ; |inter62256|Add0~227COUT1_254 ; cout1 ;
; |inter62256|Add0~228 ; |inter62256|Add0~229COUT1_255 ; cout1 ;
; |inter62256|Add0~230 ; |inter62256|Add0~231COUT1_256 ; cout1 ;
; |inter62256|Add0~232 ; |inter62256|Add0~233COUT1_257 ; cout1 ;
; |inter62256|Add0~234 ; |inter62256|Add0~235 ; cout ;
; |inter62256|Add0~236 ; |inter62256|Add0~236 ; combout ;
; |inter62256|Add0~236 ; |inter62256|Add0~237 ; cout0 ;
; |inter62256|Add0~236 ; |inter62256|Add0~237COUT1_258 ; cout1 ;
; |inter62256|Add0~238 ; |inter62256|Add0~238 ; combout ;
; |inter62256|Add0~238 ; |inter62256|Add0~239 ; cout0 ;
; |inter62256|Add0~238 ; |inter62256|Add0~239COUT1_259 ; cout1 ;
; |inter62256|Add0~240 ; |inter62256|Add0~240 ; combout ;
; |inter62256|Add0~240 ; |inter62256|Add0~241 ; cout0 ;
; |inter62256|Add0~240 ; |inter62256|Add0~241COUT1_260 ; cout1 ;
; |inter62256|Add0~242 ; |inter62256|Add0~242 ; combout ;
; |inter62256|Add0~242 ; |inter62256|Add0~243 ; cout0 ;
; |inter62256|Add0~242 ; |inter62256|Add0~243COUT1_261 ; cout1 ;
; |inter62256|Add0~244 ; |inter62256|Add0~244 ; combout ;
; |inter62256|Add0~244 ; |inter62256|Add0~245 ; cout ;
; |inter62256|Add0~246 ; |inter62256|Add0~246 ; combout ;
; |inter62256|Add0~246 ; |inter62256|Add0~247 ; cout0 ;
; |inter62256|Add0~246 ; |inter62256|Add0~247COUT1_262 ; cout1 ;
; |inter62256|Add0~248 ; |inter62256|Add0~248 ; combout ;
; |inter62256|Add0~248 ; |inter62256|Add0~249 ; cout0 ;
; |inter62256|Add0~248 ; |inter62256|Add0~249COUT1_263 ; cout1 ;
; |inter62256|Add0~250 ; |inter62256|Add0~250 ; combout ;
; |inter62256|data_in_temp[0]~275 ; |inter62256|data_in_temp[0]~275 ; combout ;
; |inter62256|req~139 ; |inter62256|req~139 ; combout ;
; |inter62256|req~140 ; |inter62256|req~140 ; combout ;
; |inter62256|OE~187 ; |inter62256|OE~187 ; combout ;
; |inter62256|data_temp[0] ; |inter62256|data_temp[0] ; combout ;
; |inter62256|data_temp[1] ; |inter62256|data_temp[1] ; combout ;
; |inter62256|data_temp[2] ; |inter62256|data_temp[2] ; combout ;
; |inter62256|data_temp[3] ; |inter62256|data_temp[3] ; combout ;
; |inter62256|data_temp[4] ; |inter62256|data_temp[4] ; combout ;
; |inter62256|data_temp[5] ; |inter62256|data_temp[5] ; combout ;
; |inter62256|data_temp[6] ; |inter62256|data_temp[6] ; combout ;
; |inter62256|data_temp[7] ; |inter62256|data_temp[7] ; combout ;
; |inter62256|addr_in[1] ; |inter62256|addr_in[1] ; combout ;
; |inter62256|addr_in[0] ; |inter62256|addr_in[0] ; combout ;
; |inter62256|mode ; |inter62256|mode ; combout ;
; |inter62256|addr_in[2] ; |inter62256|addr_in[2] ; combout ;
; |inter62256|addr_in[3] ; |inter62256|addr_in[3] ; combout ;
; |inter62256|addr_in[4] ; |inter62256|addr_in[4] ; combout ;
; |inter62256|addr_in[5] ; |inter62256|addr_in[5] ; combout ;
; |inter62256|addr_in[6] ; |inter62256|addr_in[6] ; combout ;
; |inter62256|addr_in[7] ; |inter62256|addr_in[7] ; combout ;
; |inter62256|data_in[0] ; |inter62256|data_in[0] ; combout ;
; |inter62256|data_in[7] ; |inter62256|data_in[7] ; combout ;
; |inter62256|addr[7] ; |inter62256|addr[7] ; padio ;
; |inter62256|addr[8] ; |inter62256|addr[8] ; padio ;
; |inter62256|addr[9] ; |inter62256|addr[9] ; padio ;
; |inter62256|addr[10] ; |inter62256|addr[10] ; padio ;
; |inter62256|addr[11] ; |inter62256|addr[11] ; padio ;
; |inter62256|addr[12] ; |inter62256|addr[12] ; padio ;
; |inter62256|addr[13] ; |inter62256|addr[13] ; padio ;
; |inter62256|addr[14] ; |inter62256|addr[14] ; padio ;
; |inter62256|data_out[0] ; |inter62256|data_out[0] ; padio ;
; |inter62256|data_out[1] ; |inter62256|data_out[1] ; padio ;
; |inter62256|data_out[2] ; |inter62256|data_out[2] ; padio ;
; |inter62256|data_out[3] ; |inter62256|data_out[3] ; padio ;
; |inter62256|data_out[4] ; |inter62256|data_out[4] ; padio ;
; |inter62256|data_out[5] ; |inter62256|data_out[5] ; padio ;
; |inter62256|data_out[6] ; |inter62256|data_out[6] ; padio ;
; |inter62256|data_out[7] ; |inter62256|data_out[7] ; padio ;
; |inter62256|req ; |inter62256|req ; padio ;
; |inter62256|data_io[0]~7 ; |inter62256|data_io[0]~7 ; combout ;
; |inter62256|data_io[0]~7 ; |inter62256|data_io[0]~output ; padio ;
; |inter62256|data_io[7]~0 ; |inter62256|data_io[7]~0 ; combout ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -