📄 62256.pin
字号:
-- Copyright (C) 1991-2006 Altera Corporation
-- Your use of Altera Corporation's design tools, logic functions
-- and other software and tools, and its AMPP partner logic
-- functions, and any output files any of the foregoing
-- (including device programming or simulation files), and any
-- associated documentation or information are expressly subject
-- to the terms and conditions of the Altera Program License
-- Subscription Agreement, Altera MegaCore Function License
-- Agreement, or other applicable license agreement, including,
-- without limitation, that your use is for the sole purpose of
-- programming logic devices manufactured by Altera and sold by
-- Altera or its authorized distributors. Please refer to the
-- applicable agreement for further details.
--
-- This is a Quartus II output file. It is for reporting purposes only, and is
-- not intended for use as a Quartus II input file. This file cannot be used
-- to make Quartus II pin assignments - for instructions on how to make pin
-- assignments, please see Quartus II help.
---------------------------------------------------------------------------------
---------------------------------------------------------------------------------
-- NC : No Connect. This pin has no internal connection to the device.
-- VCCINT : Dedicated power pin, which MUST be connected to VCC (2.5V/3.3V).
-- VCCIO : Dedicated power pin, which MUST be connected to VCC
-- of its bank.
-- Bank 1: 3.3V
-- Bank 2: 3.3V
-- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
-- It can also be used to report unused dedicated pins. The connection
-- on the board for unused dedicated pins depends on whether this will
-- be used in a future design. One example is device migration. When
-- using device migration, refer to the device pin-tables. If it is a
-- GND pin in the pin table or if it will not be used in a future design
-- for another purpose the it MUST be connected to GND. If it is an unused
-- dedicated pin, then it can be connected to a valid signal on the board
-- (low, high, or toggling) if that signal is required for a different
-- revision of the design.
-- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.
-- This pin should be connected to GND. It may also be connected to a
-- valid signal on the board (low, high, or toggling) if that signal
-- is required for a different revision of the design.
-- GND* : Unused I/O pin. This pin can either be left unconnected or
-- connected to GND. Connecting this pin to GND will improve the
-- device's immunity to noise.
-- RESERVED : Unused I/O pin, which MUST be left unconnected.
-- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.
-- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor.
-- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry.
---------------------------------------------------------------------------------
Quartus II Version 6.0 Build 178 04/27/2006 SJ Full Version
CHIP "62256" ASSIGNED TO AN: EPM240T100C5
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
-------------------------------------------------------------------------------------------------------------
data_in[5] : 1 : input : LVTTL : : 2 : N
data_out[7] : 2 : output : LVTTL : : 1 : N
data_out[2] : 3 : output : LVTTL : : 1 : N
data_out[1] : 4 : output : LVTTL : : 1 : N
data_out[6] : 5 : output : LVTTL : : 1 : N
addr_in[6] : 6 : input : LVTTL : : 1 : N
addr[5] : 7 : output : LVTTL : : 1 : N
GND* : 8 : : : : 1 :
VCCIO1 : 9 : power : : 3.3V : 1 :
GNDIO : 10 : gnd : : : :
GNDINT : 11 : gnd : : : :
addr_in[1] : 12 : input : LVTTL : : 1 : N
VCCINT : 13 : power : : 3.3V : :
clk : 14 : input : LVTTL : : 1 : N
GND* : 15 : : : : 1 :
addr[13] : 16 : output : LVTTL : : 1 : N
GND* : 17 : : : : 1 :
GND* : 18 : : : : 1 :
GND* : 19 : : : : 1 :
GND* : 20 : : : : 1 :
GND* : 21 : : : : 1 :
TMS : 22 : input : : : 1 :
TDI : 23 : input : : : 1 :
TCK : 24 : input : : : 1 :
TDO : 25 : output : : : 1 :
write_en : 26 : input : LVTTL : : 1 : N
OE : 27 : output : LVTTL : : 1 : N
data_out[5] : 28 : output : LVTTL : : 1 : N
GND* : 29 : : : : 1 :
addr_in[0] : 30 : input : LVTTL : : 1 : N
VCCIO1 : 31 : power : : 3.3V : 1 :
GNDIO : 32 : gnd : : : :
GND* : 33 : : : : 1 :
CS : 34 : output : LVTTL : : 1 : N
mode : 35 : input : LVTTL : : 1 : N
WE : 36 : output : LVTTL : : 1 : N
addr_in[4] : 37 : input : LVTTL : : 1 : N
addr[11] : 38 : output : LVTTL : : 1 : N
GND* : 39 : : : : 1 :
addr[9] : 40 : output : LVTTL : : 1 : N
addr[2] : 41 : output : LVTTL : : 1 : N
addr_in[3] : 42 : input : LVTTL : : 1 : N
addr[3] : 43 : output : LVTTL : : 1 : N
addr[1] : 44 : output : LVTTL : : 1 : N
VCCIO1 : 45 : power : : 3.3V : 1 :
GNDIO : 46 : gnd : : : :
addr[8] : 47 : output : LVTTL : : 1 : N
addr[6] : 48 : output : LVTTL : : 1 : N
GND* : 49 : : : : 1 :
GND* : 50 : : : : 1 :
GND* : 51 : : : : 1 :
write_clk : 52 : input : LVTTL : : 2 : N
data_in[2] : 53 : input : LVTTL : : 2 : N
GND* : 54 : : : : 2 :
data_in[7] : 55 : input : LVTTL : : 2 : N
addr[14] : 56 : output : LVTTL : : 2 : N
addr[7] : 57 : output : LVTTL : : 2 : N
data_io[7] : 58 : bidir : LVTTL : : 2 : N
VCCIO2 : 59 : power : : 3.3V : 2 :
GNDIO : 60 : gnd : : : :
GND* : 61 : : : : 2 :
addr[0] : 62 : output : LVTTL : : 2 : N
VCCINT : 63 : power : : 3.3V : :
data_io[2] : 64 : bidir : LVTTL : : 2 : N
GNDINT : 65 : gnd : : : :
addr_in[5] : 66 : input : LVTTL : : 2 : N
GND* : 67 : : : : 2 :
addr_in[7] : 68 : input : LVTTL : : 2 : N
addr_in[2] : 69 : input : LVTTL : : 2 : N
data_in[3] : 70 : input : LVTTL : : 2 : N
data_out[0] : 71 : output : LVTTL : : 2 : N
data_io[3] : 72 : bidir : LVTTL : : 2 : N
data_out[4] : 73 : output : LVTTL : : 2 : N
data_out[3] : 74 : output : LVTTL : : 2 : N
data_in[4] : 75 : input : LVTTL : : 2 : N
data_io[4] : 76 : bidir : LVTTL : : 2 : N
data_in[1] : 77 : input : LVTTL : : 2 : N
data_in[0] : 78 : input : LVTTL : : 2 : N
GNDIO : 79 : gnd : : : :
VCCIO2 : 80 : power : : 3.3V : 2 :
data_io[0] : 81 : bidir : LVTTL : : 2 : N
GND* : 82 : : : : 2 :
GND* : 83 : : : : 2 :
data_io[1] : 84 : bidir : LVTTL : : 2 : N
req : 85 : output : LVTTL : : 2 : N
GND* : 86 : : : : 2 :
addr[12] : 87 : output : LVTTL : : 2 : N
addr[10] : 88 : output : LVTTL : : 2 : N
rst : 89 : input : LVTTL : : 2 : N
addr[4] : 90 : output : LVTTL : : 2 : N
GND* : 91 : : : : 2 :
GND* : 92 : : : : 2 :
GNDIO : 93 : gnd : : : :
VCCIO2 : 94 : power : : 3.3V : 2 :
data_io[6] : 95 : bidir : LVTTL : : 2 : N
GND* : 96 : : : : 2 :
read_en : 97 : input : LVTTL : : 2 : N
data_in[6] : 98 : input : LVTTL : : 2 : N
GND* : 99 : : : : 2 :
data_io[5] : 100 : bidir : LVTTL : : 2 : N
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -