62256.fit.rpt

EPM1270和ram62256的verilog接口程序

; data_in[4]  ; Input    ; 0             ;
; data_in[5]  ; Input    ; 0             ;
; data_in[6]  ; Input    ; 0             ;
; data_in[7]  ; Input    ; 0             ;
; read_en     ; Input    ; 0             ;
; write_en    ; Input    ; 0             ;
; write_clk   ; Input    ; 0             ;
; CS          ; Output   ; --            ;
; OE          ; Output   ; --            ;
; WE          ; Output   ; --            ;
; addr[0]     ; Output   ; --            ;
; addr[1]     ; Output   ; --            ;
; addr[2]     ; Output   ; --            ;
; addr[3]     ; Output   ; --            ;
; addr[4]     ; Output   ; --            ;
; addr[5]     ; Output   ; --            ;
; addr[6]     ; Output   ; --            ;
; addr[7]     ; Output   ; --            ;
; addr[8]     ; Output   ; --            ;
; addr[9]     ; Output   ; --            ;
; addr[10]    ; Output   ; --            ;
; addr[11]    ; Output   ; --            ;
; addr[12]    ; Output   ; --            ;
; addr[13]    ; Output   ; --            ;
; addr[14]    ; Output   ; --            ;
; data_out[0] ; Output   ; --            ;
; data_out[1] ; Output   ; --            ;
; data_out[2] ; Output   ; --            ;
; data_out[3] ; Output   ; --            ;
; data_out[4] ; Output   ; --            ;
; data_out[5] ; Output   ; --            ;
; data_out[6] ; Output   ; --            ;
; data_out[7] ; Output   ; --            ;
; req         ; Output   ; --            ;
; data_io[0]  ; Bidir    ; 1             ;
; data_io[1]  ; Bidir    ; 1             ;
; data_io[2]  ; Bidir    ; 1             ;
; data_io[3]  ; Bidir    ; 1             ;
; data_io[4]  ; Bidir    ; 1             ;
; data_io[5]  ; Bidir    ; 1             ;
; data_io[6]  ; Bidir    ; 1             ;
; data_io[7]  ; Bidir    ; 1             ;
+-------------+----------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                        ;
+---------------------+-------------+---------+---------------------------------------+--------+----------------------+------------------+
; Name                ; Location    ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ;
+---------------------+-------------+---------+---------------------------------------+--------+----------------------+------------------+
; addr[7]~1367        ; LC_X5_Y3_N6 ; 15      ; Clock enable                          ; no     ; --                   ; --               ;
; clk                 ; PIN_14      ; 39      ; Clock                                 ; yes    ; Global clock         ; GCLK1            ;
; data_in_temp[0]~274 ; LC_X4_Y4_N0 ; 4       ; Clock enable                          ; no     ; --                   ; --               ;
; data_in_temp[0]~275 ; LC_X5_Y4_N7 ; 8       ; Clock enable                          ; no     ; --                   ; --               ;
; read                ; LC_X2_Y3_N7 ; 9       ; Latch enable                          ; yes    ; Global clock         ; GCLK3            ;
; rst                 ; PIN_89      ; 22      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ;
; write               ; LC_X4_Y4_N9 ; 24      ; Output enable                         ; no     ; --                   ; --               ;
+---------------------+-------------+---------+---------------------------------------+--------+----------------------+------------------+


+------------------------------------------------------------------------+
; Global & Other Fast Signals                                            ;
+------+-------------+---------+----------------------+------------------+
; Name ; Location    ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+-------------+---------+----------------------+------------------+
; clk  ; PIN_14      ; 39      ; Global clock         ; GCLK1            ;
; read ; LC_X2_Y3_N7 ; 9       ; Global clock         ; GCLK3            ;
+------+-------------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+---------------------+-----------+
; Name                ; Fan-Out   ;
+---------------------+-----------+
; write               ; 24        ;
; rst                 ; 22        ;
; addr[7]~1367        ; 15        ;
; mode                ; 8         ;
; data_in_temp[0]~275 ; 8         ;
; addr[7]~1363        ; 8         ;
; addr[7]~1361        ; 8         ;
; mod                 ; 8         ;
; addr[9]~1376        ; 7         ;
; WE_hold[0]          ; 6         ;
; write_en0           ; 6         ;
; Equal1~195          ; 6         ;
; Equal0~131          ; 6         ;
; read_en0            ; 6         ;
; Add0~235            ; 5         ;
; Add0~225            ; 5         ;
; write_clk0          ; 5         ;
; write_en1           ; 5         ;
; read_en1            ; 5         ;
; data_in_temp[0]~274 ; 4         ;
; write_clk1          ; 4         ;
; addr[8]~reg0        ; 4         ;
; addr[7]~reg0        ; 4         ;
; addr[6]~reg0        ; 4         ;
; addr[5]~reg0        ; 4         ;
; addr[4]~reg0        ; 4         ;
; addr[3]~reg0        ; 4         ;
; addr[2]~reg0        ; 4         ;
; addr[1]~reg0        ; 4         ;
; addr[0]~reg0        ; 4         ;
; addr_in[1]          ; 3         ;
; Add0~245            ; 3         ;
; addr[7]~1362        ; 3         ;
; WE_hold[1]          ; 3         ;
; Add1~127            ; 3         ;
; addr[9]~1360        ; 3         ;
; req~reg0            ; 3         ;
; addr[14]~reg0       ; 3         ;
; addr[13]~reg0       ; 3         ;
; addr[12]~reg0       ; 3         ;
; addr[11]~reg0       ; 3         ;
; addr[10]~reg0       ; 3         ;
; addr[9]~reg0        ; 3         ;
; OE~reg0             ; 3         ;
; data_in[7]          ; 2         ;
; data_in[6]          ; 2         ;
; data_in[5]          ; 2         ;
; data_in[4]          ; 2         ;
; data_in[3]          ; 2         ;
; data_in[2]          ; 2         ;
+---------------------+-----------+


+-------------------------------------------------+
; Interconnect Usage Summary                      ;
+----------------------------+--------------------+
; Interconnect Resource Type ; Usage              ;
+----------------------------+--------------------+
; C4s                        ; 130 / 784 ( 17 % ) ;
; Direct links               ; 34 / 888 ( 4 % )   ;