sd_if.fit.rpt

8读8写SDRAM verilog 程序

; Optimize Fast-Corner Timing                        ; Off                            ; Off                            ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Stratix/Stratix GX        ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining             ; Off                            ; Off                            ;
; Fitter Effort                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/newsdram/sd_if.pin.


+-----------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                           ;
+---------------------------------------------+-------------------------------------------+
; Resource                                    ; Usage                                     ;
+---------------------------------------------+-------------------------------------------+
; Total logic elements                        ; 107 / 25,660 ( < 1 % )                    ;
;     -- Combinational with no register       ; 33                                        ;
;     -- Register only                        ; 14                                        ;
;     -- Combinational with a register        ; 60                                        ;
;                                             ;                                           ;
; Logic element usage by number of LUT inputs ;                                           ;
;     -- 4 input functions                    ; 42                                        ;
;     -- 3 input functions                    ; 9                                         ;
;     -- 2 input functions                    ; 35                                        ;
;     -- 1 input functions                    ; 9                                         ;
;     -- 0 input functions                    ; 12                                        ;
;                                             ;                                           ;
; Logic elements by mode                      ;                                           ;
;     -- normal mode                          ; 90                                        ;
;     -- arithmetic mode                      ; 17                                        ;
;     -- qfbk mode                            ; 1                                         ;
;     -- register cascade mode                ; 0                                         ;
;     -- synchronous clear/load mode          ; 31                                        ;
;     -- asynchronous clear/load mode         ; 48                                        ;
;                                             ;                                           ;
; Total LABs                                  ; 17 / 2,566 ( < 1 % )                      ;
; Logic elements in carry chains              ; 19                                        ;
; User inserted logic elements                ; 0                                         ;
; Virtual pins                                ; 0                                         ;
; I/O pins                                    ; 97 / 598 ( 16 % )                         ;
;     -- Clock pins                           ; 5 / 16 ( 31 % )                           ;
; Global signals                              ; 2                                         ;
; M512s                                       ; 0 / 224 ( 0 % )                           ;
; M4Ks                                        ; 0 / 138 ( 0 % )                           ;
; M-RAMs                                      ; 0 / 2 ( 0 % )                             ;
; Total memory bits                           ; 0 / 1,944,576 ( 0 % )                     ;
; Total RAM block bits                        ; 0 / 1,944,576 ( 0 % )                     ;
; DSP block 9-bit elements                    ; 0 / 80 ( 0 % )                            ;
; PLLs                                        ; 0 / 6 ( 0 % )                             ;
; Global clocks                               ; 2 / 16 ( 13 % )                           ;
; Regional clocks                             ; 0 / 16 ( 0 % )                            ;
; Fast regional clocks                        ; 0 / 8 ( 0 % )                             ;
; SERDES transmitters                         ; 0 / 78 ( 0 % )                            ;
; SERDES receivers                            ; 0 / 78 ( 0 % )                            ;
; Maximum fan-out node                        ; clk                                       ;
; Maximum fan-out                             ; 74                                        ;
; Highest non-global fan-out signal           ; sd_top:sd_top1|sd_state:u2|sdram_cycle[3] ;
; Highest non-global fan-out                  ; 25                                        ;
; Total fan-out                               ; 480                                       ;
; Average fan-out                             ; 2.34                                      ;
+---------------------------------------------+-------------------------------------------+