ddr_sdram_mem_params.v

来自「DDR2 的控制器」· Verilog 代码 · 共 56 行

`define DDR2_MODE

`define ECP

`define ECP2

`define ROW_WIDTH 13
`define COL_WIDTH 10
`define COL_WIDTH_EQ_10 TRUE

`define INT_BANK_4

`define BNK_WDTH 2
`define DATA_WIDTH 16
`define DATA_SIZE_16 TRUE
`define ADDR_WIDTH 25

`define CS_WIDTH 1
`define CS_WIDTH_1 TRUE

`define BSIZE 2

`define TRAS 5'd8
`define TRC 5'd11
`define TRCD 3'd3
`define TRRD 3'd2
`define TRFC 5'd21
`define TRP 3'd4
`define TMRD 3'd2
`define TWR 3'd3
`define TWTR 3'b010
`define TCKP 7'd107
`define TRTP 2'b10
`define TREFI 16'h0618

`define EXT_REG_EN 1'b1
`define AR_BURST_EN 3'd2
`define DSIZE 32
`define USER_DM 4
`define CLKO_WIDTH 1

`define CKE_WIDTH 1

`define DQSD_4 TRUE
`ifdef DQSD_4
`define DQS_WIDTH `DATA_WIDTH/4
`else
`define DQS_WIDTH `DATA_WIDTH/8
`endif

`define WrRqDDelay 2'd1

`define HW_EVAL TRUE
`define IO_DATA_VAL TRUE