mult_if.tlg

人民邮电出版社<<设计与验证verilog hdl >>一书的配套光盘,包含书上所有原代码,特别是状态机部分,值得学习

Selecting top level module mult_if
@N:"C:\prj\Example-4-10\if_mult\mult_if.v":1:7:1:13|Synthesizing module mult_if