clk_3div.tlg

人民邮电出版社<<设计与验证verilog hdl >>一书的配套光盘,包含书上所有原代码,特别是状态机部分,值得学习

Selecting top level module clk_3div
@N:"C:\prj\Example-4-14\clk_3div\clk_3div.v":1:7:1:14|Synthesizing module clk_3div