state3.plg

人民邮电出版社<<设计与验证verilog hdl >>一书的配套光盘,包含书上所有原代码,特别是状态机部分,值得学习

@P:  Worst Slack : -0.484
@P:  state2|clk - Estimated Frequency : 309.6 MHz
@P:  state2|clk - Requested Frequency : 364.2 MHz
@P:  state2|clk - Estimated Period : 3.230
@P:  state2|clk - Requested Period : 2.745
@P:  state2|clk - Slack : -0.484