state1.plg

人民邮电出版社<<设计与验证verilog hdl >>一书的配套光盘,包含书上所有原代码,特别是状态机部分,值得学习

@P:  Worst Slack : -0.346
@P:  state1|clk - Estimated Frequency : 433.4 MHz
@P:  state1|clk - Requested Frequency : 509.9 MHz
@P:  state1|clk - Estimated Period : 2.307
@P:  state1|clk - Requested Period : 1.961
@P:  state1|clk - Slack : -0.346