autoconstraint_state2.sdc

来自「人民邮电出版社<<设计与验证verilog hdl >>」· SDC 代码 · 共 5 行

#Begin clock constraint
define_clock -name {b:state2|clk} -period 1.000 -clockgroup Autoconstr_clkgroup_0 -rise 0.000 -fall 0.500 -route 0.000 
#End clock constraint