📄 clock.sim.rpt
字号:
; |clock|decoder:u8|dout[0]~161 ; |clock|decoder:u8|dout[0]~161 ; combout ;
; |clock|decoder:u8|dout[4]~165 ; |clock|decoder:u8|dout[4]~165 ; combout ;
; |clock|decoder:u8|dout[5]~166 ; |clock|decoder:u8|dout[5]~166 ; combout ;
; |clock|counter6:u4|count[2] ; |clock|counter6:u4|count[2] ; regout ;
; |clock|decoder:u9|dout[0]~272 ; |clock|decoder:u9|dout[0]~272 ; combout ;
; |clock|decoder:u9|dout[1]~273 ; |clock|decoder:u9|dout[1]~273 ; combout ;
; |clock|decoder:u9|dout[2]~274 ; |clock|decoder:u9|dout[2]~274 ; combout ;
; |clock|decoder:u9|dout[3]~275 ; |clock|decoder:u9|dout[3]~275 ; combout ;
; |clock|decoder:u9|dout[4]~276 ; |clock|decoder:u9|dout[4]~276 ; combout ;
; |clock|decoder:u9|dout[5]~277 ; |clock|decoder:u9|dout[5]~277 ; combout ;
; |clock|decoder:u9|dout[6]~278 ; |clock|decoder:u9|dout[6]~278 ; combout ;
; |clock|decoder:u11|dout[1]~72 ; |clock|decoder:u11|dout[1]~72 ; combout ;
; |clock|decoder:u11|dout[6]~73 ; |clock|decoder:u11|dout[6]~73 ; combout ;
; |clock|rtl~129 ; |clock|rtl~129 ; combout ;
; |clock|decoder:u10|dout[0]~161 ; |clock|decoder:u10|dout[0]~161 ; combout ;
; |clock|decoder:u10|dout[1]~162 ; |clock|decoder:u10|dout[1]~162 ; combout ;
; |clock|decoder:u10|dout[2]~163 ; |clock|decoder:u10|dout[2]~163 ; combout ;
; |clock|decoder:u10|dout[3]~164 ; |clock|decoder:u10|dout[3]~164 ; combout ;
; |clock|decoder:u10|dout[4]~165 ; |clock|decoder:u10|dout[4]~165 ; combout ;
; |clock|decoder:u10|dout[5]~166 ; |clock|decoder:u10|dout[5]~166 ; combout ;
; |clock|decoder:u10|dout[6]~167 ; |clock|decoder:u10|dout[6]~167 ; combout ;
; |clock|counter10:u3|count~90 ; |clock|counter10:u3|count[1] ; regout ;
; |clock|counter10:u3|count~92 ; |clock|counter10:u3|count[3] ; regout ;
; |clock|counter10:u3|c ; |clock|counter10:u3|c ; regout ;
; |clock|rtl~130 ; |clock|rtl~130 ; combout ;
; |clock|rtl~131 ; |clock|rtl~131 ; combout ;
; |clock|rtl~4 ; |clock|rtl~4 ; combout ;
; |clock|counter24:u5|count~240 ; |clock|counter24:u5|count[5] ; regout ;
; |clock|counter6:u4|c ; |clock|counter6:u4|c ; regout ;
; |clock|counter24:u5|count~242 ; |clock|counter24:u5|count~242 ; combout ;
; |clock|counter24:u5|add~163 ; |clock|counter24:u5|add~163 ; combout ;
; |clock|counter24:u5|count~244 ; |clock|counter24:u5|count[3] ; regout ;
; |clock|counter24:u5|count~245 ; |clock|counter24:u5|count[2] ; regout ;
; |clock|reset ; |clock|reset ; combout ;
; |clock|minutel[0] ; |clock|minutel[0] ; padio ;
; |clock|minutel[4] ; |clock|minutel[4] ; padio ;
; |clock|minutel[5] ; |clock|minutel[5] ; padio ;
; |clock|minuteh[0] ; |clock|minuteh[0] ; padio ;
; |clock|minuteh[1] ; |clock|minuteh[1] ; padio ;
; |clock|minuteh[2] ; |clock|minuteh[2] ; padio ;
; |clock|minuteh[3] ; |clock|minuteh[3] ; padio ;
; |clock|minuteh[4] ; |clock|minuteh[4] ; padio ;
; |clock|minuteh[5] ; |clock|minuteh[5] ; padio ;
; |clock|minuteh[6] ; |clock|minuteh[6] ; padio ;
; |clock|hourl[0] ; |clock|hourl[0] ; padio ;
; |clock|hourl[1] ; |clock|hourl[1] ; padio ;
; |clock|hourl[2] ; |clock|hourl[2] ; padio ;
; |clock|hourl[3] ; |clock|hourl[3] ; padio ;
; |clock|hourl[4] ; |clock|hourl[4] ; padio ;
; |clock|hourl[5] ; |clock|hourl[5] ; padio ;
; |clock|hourl[6] ; |clock|hourl[6] ; padio ;
; |clock|hourh[0] ; |clock|hourh[0] ; padio ;
; |clock|hourh[1] ; |clock|hourh[1] ; padio ;
; |clock|hourh[2] ; |clock|hourh[2] ; padio ;
; |clock|hourh[3] ; |clock|hourh[3] ; padio ;
; |clock|hourh[4] ; |clock|hourh[4] ; padio ;
; |clock|hourh[5] ; |clock|hourh[5] ; padio ;
; |clock|hourh[6] ; |clock|hourh[6] ; padio ;
+--------------------------------+--------------------------------+------------------+
The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------------------+
; Missing 0-Value Coverage ;
+--------------------------------+--------------------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+--------------------------------+--------------------------------+------------------+
; |clock|decoder:u8|dout[0]~161 ; |clock|decoder:u8|dout[0]~161 ; combout ;
; |clock|decoder:u8|dout[1]~162 ; |clock|decoder:u8|dout[1]~162 ; combout ;
; |clock|decoder:u8|dout[2]~163 ; |clock|decoder:u8|dout[2]~163 ; combout ;
; |clock|decoder:u8|dout[3]~164 ; |clock|decoder:u8|dout[3]~164 ; combout ;
; |clock|decoder:u8|dout[4]~165 ; |clock|decoder:u8|dout[4]~165 ; combout ;
; |clock|decoder:u8|dout[5]~166 ; |clock|decoder:u8|dout[5]~166 ; combout ;
; |clock|decoder:u8|dout[6]~167 ; |clock|decoder:u8|dout[6]~167 ; combout ;
; |clock|counter6:u4|count[2] ; |clock|counter6:u4|count[2] ; regout ;
; |clock|decoder:u9|dout[0]~272 ; |clock|decoder:u9|dout[0]~272 ; combout ;
; |clock|decoder:u9|dout[1]~273 ; |clock|decoder:u9|dout[1]~273 ; combout ;
; |clock|decoder:u9|dout[2]~274 ; |clock|decoder:u9|dout[2]~274 ; combout ;
; |clock|decoder:u9|dout[3]~275 ; |clock|decoder:u9|dout[3]~275 ; combout ;
; |clock|decoder:u9|dout[4]~276 ; |clock|decoder:u9|dout[4]~276 ; combout ;
; |clock|decoder:u9|dout[5]~277 ; |clock|decoder:u9|dout[5]~277 ; combout ;
; |clock|decoder:u9|dout[6]~278 ; |clock|decoder:u9|dout[6]~278 ; combout ;
; |clock|decoder:u11|dout[1]~72 ; |clock|decoder:u11|dout[1]~72 ; combout ;
; |clock|decoder:u11|dout[6]~73 ; |clock|decoder:u11|dout[6]~73 ; combout ;
; |clock|rtl~129 ; |clock|rtl~129 ; combout ;
; |clock|decoder:u10|dout[0]~161 ; |clock|decoder:u10|dout[0]~161 ; combout ;
; |clock|decoder:u10|dout[1]~162 ; |clock|decoder:u10|dout[1]~162 ; combout ;
; |clock|decoder:u10|dout[2]~163 ; |clock|decoder:u10|dout[2]~163 ; combout ;
; |clock|decoder:u10|dout[3]~164 ; |clock|decoder:u10|dout[3]~164 ; combout ;
; |clock|decoder:u10|dout[4]~165 ; |clock|decoder:u10|dout[4]~165 ; combout ;
; |clock|decoder:u10|dout[5]~166 ; |clock|decoder:u10|dout[5]~166 ; combout ;
; |clock|decoder:u10|dout[6]~167 ; |clock|decoder:u10|dout[6]~167 ; combout ;
; |clock|counter10:u3|count~90 ; |clock|counter10:u3|count[1] ; regout ;
; |clock|counter10:u3|count~92 ; |clock|counter10:u3|count[3] ; regout ;
; |clock|counter10:u3|c ; |clock|counter10:u3|c ; regout ;
; |clock|rtl~130 ; |clock|rtl~130 ; combout ;
; |clock|rtl~131 ; |clock|rtl~131 ; combout ;
; |clock|rtl~4 ; |clock|rtl~4 ; combout ;
; |clock|counter24:u5|count~240 ; |clock|counter24:u5|count[5] ; regout ;
; |clock|counter6:u4|c ; |clock|counter6:u4|c ; regout ;
; |clock|counter24:u5|count~242 ; |clock|counter24:u5|count~242 ; combout ;
; |clock|counter24:u5|add~163 ; |clock|counter24:u5|add~163 ; combout ;
; |clock|counter24:u5|count~244 ; |clock|counter24:u5|count[3] ; regout ;
; |clock|counter24:u5|count~245 ; |clock|counter24:u5|count[2] ; regout ;
; |clock|reset ; |clock|reset ; combout ;
; |clock|dins[6] ; |clock|dins[6] ; combout ;
; |clock|dinm[6] ; |clock|dinm[6] ; combout ;
; |clock|minutel[0] ; |clock|minutel[0] ; padio ;
; |clock|minutel[1] ; |clock|minutel[1] ; padio ;
; |clock|minutel[2] ; |clock|minutel[2] ; padio ;
; |clock|minutel[3] ; |clock|minutel[3] ; padio ;
; |clock|minutel[4] ; |clock|minutel[4] ; padio ;
; |clock|minutel[5] ; |clock|minutel[5] ; padio ;
; |clock|minutel[6] ; |clock|minutel[6] ; padio ;
; |clock|minuteh[0] ; |clock|minuteh[0] ; padio ;
; |clock|minuteh[1] ; |clock|minuteh[1] ; padio ;
; |clock|minuteh[2] ; |clock|minuteh[2] ; padio ;
; |clock|minuteh[3] ; |clock|minuteh[3] ; padio ;
; |clock|minuteh[4] ; |clock|minuteh[4] ; padio ;
; |clock|minuteh[5] ; |clock|minuteh[5] ; padio ;
; |clock|minuteh[6] ; |clock|minuteh[6] ; padio ;
; |clock|hourl[0] ; |clock|hourl[0] ; padio ;
; |clock|hourl[1] ; |clock|hourl[1] ; padio ;
; |clock|hourl[2] ; |clock|hourl[2] ; padio ;
; |clock|hourl[3] ; |clock|hourl[3] ; padio ;
; |clock|hourl[4] ; |clock|hourl[4] ; padio ;
; |clock|hourl[5] ; |clock|hourl[5] ; padio ;
; |clock|hourl[6] ; |clock|hourl[6] ; padio ;
; |clock|hourh[0] ; |clock|hourh[0] ; padio ;
; |clock|hourh[1] ; |clock|hourh[1] ; padio ;
; |clock|hourh[2] ; |clock|hourh[2] ; padio ;
; |clock|hourh[3] ; |clock|hourh[3] ; padio ;
; |clock|hourh[4] ; |clock|hourh[4] ; padio ;
; |clock|hourh[5] ; |clock|hourh[5] ; padio ;
; |clock|hourh[6] ; |clock|hourh[6] ; padio ;
+--------------------------------+--------------------------------+------------------+
+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage ;
+--------+------------+
+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
Info: Version 5.1 Build 176 10/26/2005 SJ Full Version
Info: Processing started: Thu Mar 20 14:50:06 2008
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off clock -c clock
Info: Overwriting simulation input file with simulation results
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is 43.33 %
Info: Number of transitions in simulation is 1999
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
Info: Processing ended: Thu Mar 20 14:50:07 2008
Info: Elapsed time: 00:00:02
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -