r_ip.v

具备GMII接口和ARP协议功能的千兆以太网控制器。经过Xilinx SPATAN-III FPGA验证, Verilog描述

module r_ip(
           clk,
           rst,
           ip_data,
           ip_en,
           p_des_add,
           dataout,
           out_en
           );
    input clk;
    input rst;
    input [7:0] ip_data;
    input ip_en;
    input[47:0] p_des_add;
    output [7:0] dataout;
    output out_en;



endmodule