ethernet.v

具备GMII接口和ARP协议功能的千兆以太网控制器。经过Xilinx SPATAN-III FPGA验证, Verilog描述

module ethernet(
                clk125,
                rxc,
                rst,
                lan_rst,
                mode,            
                s_des_ip,
                s_sou_mac,
                s_sou_ip,
		    s_des_port,
		    s_sou_port,
                udp_headadd,
                udp_length,
                udp_empty,
                udp_rd,
		    udp_over,
                udp_data,
                udp_addr,
                ip_data,
                ip_en,
                gtx_clk,
                tx_en,
                tx_er,
                txd,
                rx_dv,
                rx_er,
                rxd,
                col,
                crs,
		    /*****/
		    clk60
                );
    
    input clk125;
    input rxc;
    input rst;
    output lan_rst;
    input mode;
    input [31:0] s_des_ip;
    input [47:0] s_sou_mac;
    input [31:0] s_sou_ip;
    input [15:0] s_des_port;
    input [15:0] s_sou_port;
    input udp_headadd;
    input [9:0] udp_length;
    input udp_empty;
    output udp_rd;
    output udp_over;
    input [7:0] udp_data;
    output [10:0] udp_addr;
    output [7:0] ip_data;
    output ip_en;
    output gtx_clk;
    output tx_en;
    output tx_er;
    output [7:0] txd;
    input rx_dv;
    input rx_er;
    input [7:0] rxd;
    input col;
    input crs;

    output clk60;

wire[47:0] a_des_add;
wire[31:0] a_des_ip;
wire[47:0] r_des_add;
wire[31:0] r_des_ip;
wire r_empty;
wire r_rd;

  
gigarecv  uu0     (
                   .clk(clk125),
                   .rxc(rxc),
                   .rst(rst),
                   .rx_dv(rx_dv),
                   .rx_er(rx_er),                   
                   .rxd(rxd),
                   .dataout(ip_data),
                   .out_en(ip_en),
                   .a_des_add(a_des_add),
                   .a_des_ip(a_des_ip),
                   .r_des_add(r_des_add),
                   .r_des_ip(r_des_ip),
                   .r_empty(r_empty),
                   .r_rd(r_rd),
			    .souadd(s_sou_mac)
                   );

gigatran  uu1 (
           .clk125(clk125),
	     .rst(rst),
	     /******/
	     .mode(mode),
	     .crs(crs),
	     .col(col),
	     .txd(txd),
	     .tx_en(tx_en),
	     .tx_er(tx_er),
	     .gtx_clk(gtx_clk),
	     .lan_rst(lan_rst),
	     /********/
	     .udp_data(udp_data),
	     .udp_headadd(udp_headadd),
	     .udp_addr(udp_addr),
	     .udp_length(udp_length),
	     .udp_rd(udp_rd),
	     .udp_over(udp_over),
	     .udp_empty(udp_empty),
	     /******/ 
	     .s_des_ip(s_des_ip),
	     .s_sou_ip(s_sou_ip),
	     .s_sou_add(s_sou_mac),
	     .s_des_port(s_des_port),
	     .s_sou_port(s_sou_port),
	     .a_des_ip(a_des_ip),
	     .a_des_add(a_des_add),
	     .r_des_ip(r_des_ip),
	     .r_des_add(r_des_add),
	     .r_empty(r_empty),
	     .r_rd(r_rd)
	     /********/
	     );

endmodule