fir321.fit.rpt

vhdl source,ver-fir-coefficient,simulink of fir with soft ware input

; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Fitter Effort                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Off                            ; Off                            ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Error detection CRC                          ; Off                      ;
; Reserve Data[0] pin after configuration      ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/ServiceRequest/FIR/fir_compiler321/ReloadCoefficient/fir321.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/ServiceRequest/FIR/fir_compiler321/ReloadCoefficient/fir321.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+-----------------------------------------+---------------------------+
; Resource                                ; Usage                     ;
+-----------------------------------------+---------------------------+
; Total logic elements                    ; 319 / 10,570 ( 3 % )      ;
;     -- Combinational with no register   ; 9                         ;
;     -- Register only                    ; 53                        ;
;     -- Combinational with a register    ; 257                       ;
;                                         ;                           ;
; Logic element usage by number of inputs ;                           ;
;     -- 4 input functions                ; 3                         ;
;     -- 3 input functions                ; 138                       ;
;     -- 2 input functions                ; 115                       ;
;     -- 1 input functions                ; 38                        ;
;     -- 0 input functions                ; 2                         ;
;                                         ;                           ;
; Logic elements by mode                  ;                           ;
;     -- arithmetic mode                  ; 154                       ;
;     -- qfbk mode                        ; 1                         ;
;     -- register cascade mode            ; 0                         ;
;     -- synchronous clear/load mode      ; 31                        ;
;     -- asynchronous clear/load mode     ; 8                         ;
;                                         ;                           ;
; Total LABs                              ; 58 / 1,057 ( 5 % )        ;
; Logic elements in carry chains          ; 171                       ;
; User inserted logic elements            ; 0                         ;
; Virtual pins                            ; 0                         ;
; I/O pins                                ; 45 / 336 ( 13 % )         ;
;     -- Clock pins                       ; 7 / 16 ( 43 % )           ;
; Global signals                          ; 3                         ;
; M512s                                   ; 10 / 94 ( 10 % )          ;
; M4Ks                                    ; 0 / 60 ( 0 % )            ;
; M-RAMs                                  ; 0 / 1 ( 0 % )             ;
; Total memory bits                       ; 3,201 / 920,448 ( < 1 % ) ;
; Total RAM block bits                    ; 5,760 / 920,448 ( < 1 % ) ;
; DSP block 9-bit elements                ; 0 / 48 ( 0 % )            ;
; Global clocks                           ; 3 / 16 ( 18 % )           ;
; Regional clocks                         ; 0 / 16 ( 0 % )            ;
; Fast regional clocks                    ; 0 / 8 ( 0 % )             ;
; SERDES transmitters                     ; 0 / 44 ( 0 % )            ;
; SERDES receivers                        ; 0 / 44 ( 0 % )            ;
; Maximum fan-out node                    ; clk                       ;
; Maximum fan-out                         ; 291                       ;
; Total fan-out                           ; 1464                      ;
; Average fan-out                         ; 3.90                      ;
+-----------------------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk         ; L2    ; 5        ; 53           ; 19           ; 3           ; 291                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; coef_in[0]  ; G14   ; 3        ; 19           ; 31           ; 5           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; coef_in[10] ; D13   ; 3        ; 21           ; 31           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; coef_in[1]  ; M15   ; 3        ; 19           ; 31           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; coef_in[2]  ; B14   ; 3        ; 21           ; 31           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; coef_in[3]  ; B13   ; 9        ; 25           ; 31           ; 5           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; coef_in[4]  ; C14   ; 3        ; 21           ; 31           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; coef_in[5]  ; A15   ; 3        ; 19           ; 31           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;
; coef_in[6]  ; E13   ; 3        ; 21           ; 31           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; Fitter               ;