fir321.map.rpt

vhdl source,ver-fir-coefficient,simulink of fir with soft ware input

                     |-- altsyncram_1jf1:auto_generated
      |-- ram_lut:Ur0_n_1_pp
           |-- ram_2pt_var_cen:ram
                |-- altsyncram:altsyncram_component
                     |-- altsyncram_1jf1:auto_generated
      |-- ram_lut:Ur0_n_2_pp
           |-- ram_2pt_var_cen:ram
                |-- altsyncram:altsyncram_component
                     |-- altsyncram_1jf1:auto_generated
      |-- ram_lut:Ur0_n_3_pp
           |-- ram_2pt_var_cen:ram
                |-- altsyncram:altsyncram_component
                     |-- altsyncram_1jf1:auto_generated
      |-- ram_lut:Ur0_n_4_pp
           |-- ram_2pt_var_cen:ram
                |-- altsyncram:altsyncram_component
                     |-- altsyncram_1jf1:auto_generated
      |-- ram_lut:Ur0_n_5_pp
           |-- ram_2pt_var_cen:ram
                |-- altsyncram:altsyncram_component
                     |-- altsyncram_1jf1:auto_generated
      |-- ram_lut:Ur0_n_6_pp
           |-- ram_2pt_var_cen:ram
                |-- altsyncram:altsyncram_component
                     |-- altsyncram_1jf1:auto_generated
      |-- ram_lut:Ur0_n_7_pp
           |-- ram_2pt_var_cen:ram
                |-- altsyncram:altsyncram_component
                     |-- altsyncram_1jf1:auto_generated
      |-- ram_lut:Ur0_n_8_pp
           |-- ram_2pt_var_cen:ram
                |-- altsyncram:altsyncram_component
                     |-- altsyncram_d0g1:auto_generated
      |-- tdl_da_lc:Utdldalc0n
      |-- tdl_da_lc:Utdldalc1n
      |-- tdl_da_lc:Utdldalc2n
      |-- tdl_da_lc:Utdldalc3n
      |-- tdl_da_lc:Utdldalc4n
      |-- tdl_da_lc:Utdldalc5n
      |-- tdl_da_lc:Utdldalc6n
      |-- tdl_da_lc:Utdldalc7n
      |-- tdl_da_lc:Utdldalc8n
      |-- tdl_da_lc:Utdldalc9n
      |-- addr_cnt_up:addr_cnt
      |-- coef_in_conv:coef_conv
      |-- ser_shift:we_shift


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                      ; Logic Cells ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name                                                                                                                                  ;
+-------------------------------------------------+-------------+--------------+-------------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; |fir321                                         ; 320 (3)     ; 310          ; 3201        ; 0            ; 0       ; 0         ; 0         ; 45   ; 0            ; 10 (3)       ; 57 (0)            ; 253 (0)          ; 171 (0)         ; |fir321                                                                                                                                              ;
;    |fir321_st:fir321_st_inst|                   ; 317 (0)     ; 310          ; 3201        ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 7 (0)        ; 57 (0)            ; 253 (0)          ; 171 (0)         ; |fir321|fir321_st:fir321_st_inst                                                                                                                     ;
;       |addr_cnt_up:addr_cnt|                    ; 8 (8)       ; 6            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; 5 (5)           ; |fir321|fir321_st:fir321_st_inst|addr_cnt_up:addr_cnt                                                                                                ;
;       |coef_in_conv:coef_conv|                  ; 21 (21)     ; 21           ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 10 (10)          ; 10 (10)         ; |fir321|fir321_st:fir321_st_inst|coef_in_conv:coef_conv                                                                                              ;
;       |par_ctrl:Uctrl|                          ; 9 (5)       ; 8            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 5 (1)            ; 4 (0)           ; |fir321|fir321_st:fir321_st_inst|par_ctrl:Uctrl                                                                                                      ;
;          |lpm_counter:cnt_rtl_0|                ; 4 (0)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; |fir321|fir321_st:fir321_st_inst|par_ctrl:Uctrl|lpm_counter:cnt_rtl_0                                                                                ;
;             |cntr_sv7:auto_generated|           ; 4 (4)       ; 4            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; |fir321|fir321_st:fir321_st_inst|par_ctrl:Uctrl|lpm_counter:cnt_rtl_0|cntr_sv7:auto_generated                                                        ;
;       |ram_lut:Ur0_n_0_pp|                      ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_0_pp                                                                                                  ;
;          |ram_2pt_var_cen:ram|                  ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_0_pp|ram_2pt_var_cen:ram                                                                              ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_0_pp|ram_2pt_var_cen:ram|altsyncram:altsyncram_component                                              ;
;                |altsyncram_1jf1:auto_generated| ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_0_pp|ram_2pt_var_cen:ram|altsyncram:altsyncram_component|altsyncram_1jf1:auto_generated               ;
;       |ram_lut:Ur0_n_1_pp|                      ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_1_pp                                                                                                  ;
;          |ram_2pt_var_cen:ram|                  ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_1_pp|ram_2pt_var_cen:ram                                                                              ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_1_pp|ram_2pt_var_cen:ram|altsyncram:altsyncram_component                                              ;
;                |altsyncram_1jf1:auto_generated| ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_1_pp|ram_2pt_var_cen:ram|altsyncram:altsyncram_component|altsyncram_1jf1:auto_generated               ;
;       |ram_lut:Ur0_n_2_pp|                      ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_2_pp                                                                                                  ;
;          |ram_2pt_var_cen:ram|                  ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_2_pp|ram_2pt_var_cen:ram                                                                              ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_2_pp|ram_2pt_var_cen:ram|altsyncram:altsyncram_component                                              ;
;                |altsyncram_1jf1:auto_generated| ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_2_pp|ram_2pt_var_cen:ram|altsyncram:altsyncram_component|altsyncram_1jf1:auto_generated               ;
;       |ram_lut:Ur0_n_3_pp|                      ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_3_pp                                                                                                  ;
;          |ram_2pt_var_cen:ram|                  ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_3_pp|ram_2pt_var_cen:ram                                                                              ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_3_pp|ram_2pt_var_cen:ram|altsyncram:altsyncram_component                                              ;
;                |altsyncram_1jf1:auto_generated| ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_3_pp|ram_2pt_var_cen:ram|altsyncram:altsyncram_component|altsyncram_1jf1:auto_generated               ;
;       |ram_lut:Ur0_n_4_pp|                      ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_4_pp                                                                                                  ;
;          |ram_2pt_var_cen:ram|                  ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_4_pp|ram_2pt_var_cen:ram                                                                              ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_4_pp|ram_2pt_var_cen:ram|altsyncram:altsyncram_component                                              ;
;                |altsyncram_1jf1:auto_generated| ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_4_pp|ram_2pt_var_cen:ram|altsyncram:altsyncram_component|altsyncram_1jf1:auto_generated               ;
;       |ram_lut:Ur0_n_5_pp|                      ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_5_pp                                                                                                  ;
;          |ram_2pt_var_cen:ram|                  ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_5_pp|ram_2pt_var_cen:ram                                                                              ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_5_pp|ram_2pt_var_cen:ram|altsyncram:altsyncram_component                                              ;
;                |altsyncram_1jf1:auto_generated| ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_5_pp|ram_2pt_var_cen:ram|altsyncram:altsyncram_component|altsyncram_1jf1:auto_generated               ;
;       |ram_lut:Ur0_n_6_pp|                      ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_6_pp                                                                                                  ;
;          |ram_2pt_var_cen:ram|                  ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_6_pp|ram_2pt_var_cen:ram                                                                              ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_6_pp|ram_2pt_var_cen:ram|altsyncram:altsyncram_component                                              ;
;                |altsyncram_1jf1:auto_generated| ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_6_pp|ram_2pt_var_cen:ram|altsyncram:altsyncram_component|altsyncram_1jf1:auto_generated               ;
;       |ram_lut:Ur0_n_7_pp|                      ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_7_pp                                                                                                  ;
;          |ram_2pt_var_cen:ram|                  ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_7_pp|ram_2pt_var_cen:ram                                                                              ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_7_pp|ram_2pt_var_cen:ram|altsyncram:altsyncram_component                                              ;
;                |altsyncram_1jf1:auto_generated| ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_7_pp|ram_2pt_var_cen:ram|altsyncram:altsyncram_component|altsyncram_1jf1:auto_generated               ;
;       |ram_lut:Ur0_n_8_pp|                      ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_8_pp                                                                                                  ;
;          |ram_2pt_var_cen:ram|                  ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_8_pp|ram_2pt_var_cen:ram                                                                              ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_8_pp|ram_2pt_var_cen:ram|altsyncram:altsyncram_component                                              ;
;                |altsyncram_d0g1:auto_generated| ; 0 (0)       ; 0            ; 352         ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |fir321|fir321_st:fir321_st_inst|ram_lut:Ur0_n_8_pp|ram_2pt_var_cen:ram|altsyncram:altsyncram_component|altsyncram_d0g1:auto_generated               ;
;       |sadd:U_0_sym_add|                        ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |fir321|fir321_st:fir321_st_inst|sadd:U_0_sym_add                                                                                                    ;
;       |sadd:U_1_sym_add|                        ; 9 (9)       ; 9            ; 0           ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; 9 (9)           ; |fir321|fir321_st:fir321_st_inst|sadd:U_1_sym_add                                                                                                    ;