📄 top1.tan.rpt
字号:
Timing Analyzer report for top1
Sat Jan 12 17:40:03 2008
Version 5.1 Build 176 10/26/2005 SJ Full Version
---------------------
; Table of Contents ;
---------------------
1. Legal Notice
2. Timing Analyzer Summary
3. Timing Analyzer Settings
4. Clock Settings Summary
5. Clock Setup: 'CLK'
6. tco
7. tpd
8. Timing Analyzer Messages
----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions
and other software and tools, and its AMPP partner logic
functions, and any output files any of the foregoing
(including device programming or simulation files), and any
associated documentation or information are expressly subject
to the terms and conditions of the Altera Program License
Subscription Agreement, Altera MegaCore Function License
Agreement, or other applicable license agreement, including,
without limitation, that your use is for the sole purpose of
programming logic devices manufactured by Altera and sold by
Altera or its authorized distributors. Please refer to the
applicable agreement for further details.
+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary ;
+------------------------------+-------+---------------+------------------------------------------------+---------+-------+------------+----------+--------------+
; Type ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+---------+-------+------------+----------+--------------+
; Worst-case tco ; N/A ; None ; 16.266 ns ; s[1] ; LED_G ; CLK ; -- ; 0 ;
; Worst-case tpd ; N/A ; None ; 17.305 ns ; din2[2] ; LED_G ; -- ; -- ; 0 ;
; Clock Setup: 'CLK' ; N/A ; None ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; s[1] ; s[2] ; CLK ; CLK ; 0 ;
; Total number of failed paths ; ; ; ; ; ; ; ; 0 ;
+------------------------------+-------+---------------+------------------------------------------------+---------+-------+------------+----------+--------------+
+------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option ; Setting ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name ; EP1C3T144C8 ; ; ; ;
; Timing Models ; Final ; ; ; ;
; Number of source nodes to report per destination node ; 10 ; ; ; ;
; Number of destination nodes to report ; 10 ; ; ; ;
; Number of paths to report ; 200 ; ; ; ;
; Report Minimum Timing Checks ; Off ; ; ; ;
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
; Default hold multicycle ; Same As Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK' ;
+-------+------------------------------------------------+------+------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+------+------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; s[1] ; s[2] ; CLK ; CLK ; None ; None ; 1.246 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; s[1] ; s[1] ; CLK ; CLK ; None ; None ; 1.238 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; s[2] ; s[1] ; CLK ; CLK ; None ; None ; 1.101 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; s[2] ; s[2] ; CLK ; CLK ; None ; None ; 1.099 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; s[0] ; s[1] ; CLK ; CLK ; None ; None ; 0.982 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; s[0] ; s[2] ; CLK ; CLK ; None ; None ; 0.979 ns ;
; N/A ; Restricted to 275.03 MHz ( period = 3.636 ns ) ; s[0] ; s[0] ; CLK ; CLK ; None ; None ; 0.959 ns ;
+-------+------------------------------------------------+------+------+------------+----------+-----------------------------+---------------------------+-------------------------+
+----------------------------------------------------------------+
; tco ;
+-------+--------------+------------+------+--------+------------+
; Slack ; Required tco ; Actual tco ; From ; To ; From Clock ;
+-------+--------------+------------+------+--------+------------+
; N/A ; None ; 16.266 ns ; s[1] ; LED_G ; CLK ;
; N/A ; None ; 16.102 ns ; s[2] ; LED_G ; CLK ;
; N/A ; None ; 15.974 ns ; s[0] ; LED_G ; CLK ;
; N/A ; None ; 15.875 ns ; s[1] ; LED_E ; CLK ;
; N/A ; None ; 15.711 ns ; s[2] ; LED_E ; CLK ;
; N/A ; None ; 15.652 ns ; s[1] ; LED_B ; CLK ;
; N/A ; None ; 15.583 ns ; s[0] ; LED_E ; CLK ;
; N/A ; None ; 15.488 ns ; s[2] ; LED_B ; CLK ;
; N/A ; None ; 15.466 ns ; s[1] ; LED_D ; CLK ;
; N/A ; None ; 15.360 ns ; s[0] ; LED_B ; CLK ;
; N/A ; None ; 15.316 ns ; s[1] ; LED_A ; CLK ;
; N/A ; None ; 15.302 ns ; s[2] ; LED_D ; CLK ;
; N/A ; None ; 15.174 ns ; s[0] ; LED_D ; CLK ;
; N/A ; None ; 15.152 ns ; s[2] ; LED_A ; CLK ;
; N/A ; None ; 15.024 ns ; s[0] ; LED_A ; CLK ;
; N/A ; None ; 14.958 ns ; s[1] ; LED_C ; CLK ;
; N/A ; None ; 14.794 ns ; s[2] ; LED_C ; CLK ;
; N/A ; None ; 14.666 ns ; s[0] ; LED_C ; CLK ;
; N/A ; None ; 14.217 ns ; s[1] ; LED_F ; CLK ;
; N/A ; None ; 14.053 ns ; s[2] ; LED_F ; CLK ;
; N/A ; None ; 13.925 ns ; s[0] ; LED_F ; CLK ;
; N/A ; None ; 8.225 ns ; s[1] ; LED_SA ; CLK ;
; N/A ; None ; 8.056 ns ; s[2] ; LED_SA ; CLK ;
; N/A ; None ; 7.906 ns ; s[0] ; LED_SA ; CLK ;
; N/A ; None ; 7.646 ns ; s[2] ; LED_SB ; CLK ;
; N/A ; None ; 7.506 ns ; s[1] ; LED_SB ; CLK ;
; N/A ; None ; 6.900 ns ; s[2] ; LED_SC ; CLK ;
+-------+--------------+------------+------+--------+------------+
+---------------------------------------------------------------+
; tpd ;
+-------+-------------------+-----------------+---------+-------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To ;
+-------+-------------------+-----------------+---------+-------+
; N/A ; None ; 17.305 ns ; din2[2] ; LED_G ;
; N/A ; None ; 17.279 ns ; din3[3] ; LED_G ;
; N/A ; None ; 17.110 ns ; din5[0] ; LED_G ;
; N/A ; None ; 16.914 ns ; din2[2] ; LED_E ;
; N/A ; None ; 16.888 ns ; din3[3] ; LED_E ;
; N/A ; None ; 16.852 ns ; din5[2] ; LED_G ;
; N/A ; None ; 16.770 ns ; din3[0] ; LED_G ;
; N/A ; None ; 16.719 ns ; din5[0] ; LED_E ;
; N/A ; None ; 16.690 ns ; din2[2] ; LED_B ;
; N/A ; None ; 16.665 ns ; din3[3] ; LED_B ;
; N/A ; None ; 16.654 ns ; din5[3] ; LED_G ;
; N/A ; None ; 16.645 ns ; din5[0] ; LED_B ;
; N/A ; None ; 16.609 ns ; din1[1] ; LED_G ;
; N/A ; None ; 16.546 ns ; din5[0] ; LED_A ;
; N/A ; None ; 16.499 ns ; din3[2] ; LED_G ;
; N/A ; None ; 16.479 ns ; din3[3] ; LED_D ;
; N/A ; None ; 16.461 ns ; din5[2] ; LED_E ;
; N/A ; None ; 16.458 ns ; din2[2] ; LED_D ;
; N/A ; None ; 16.379 ns ; din3[0] ; LED_E ;
; N/A ; None ; 16.368 ns ; din5[1] ; LED_G ;
; N/A ; None ; 16.352 ns ; din2[2] ; LED_A ;
; N/A ; None ; 16.344 ns ; din4[3] ; LED_G ;
; N/A ; None ; 16.329 ns ; din3[3] ; LED_A ;
; N/A ; None ; 16.305 ns ; din3[0] ; LED_B ;
; N/A ; None ; 16.263 ns ; din5[3] ; LED_E ;
; N/A ; None ; 16.237 ns ; din5[2] ; LED_B ;
; N/A ; None ; 16.218 ns ; din1[1] ; LED_E ;
; N/A ; None ; 16.217 ns ; din0[1] ; LED_G ;
; N/A ; None ; 16.215 ns ; din4[2] ; LED_G ;
; N/A ; None ; 16.206 ns ; din3[0] ; LED_A ;
; N/A ; None ; 16.165 ns ; din2[3] ; LED_G ;
; N/A ; None ; 16.151 ns ; din4[0] ; LED_G ;
; N/A ; None ; 16.108 ns ; din3[2] ; LED_E ;
; N/A ; None ; 16.040 ns ; din5[3] ; LED_B ;
; N/A ; None ; 16.005 ns ; din5[2] ; LED_D ;
; N/A ; None ; 15.980 ns ; din1[1] ; LED_B ;
; N/A ; None ; 15.977 ns ; din5[1] ; LED_E ;
; N/A ; None ; 15.971 ns ; din3[3] ; LED_C ;
; N/A ; None ; 15.960 ns ; din2[0] ; LED_G ;
; N/A ; None ; 15.959 ns ; din4[1] ; LED_G ;
; N/A ; None ; 15.953 ns ; din4[3] ; LED_E ;
; N/A ; None ; 15.947 ns ; din2[2] ; LED_C ;
; N/A ; None ; 15.899 ns ; din5[2] ; LED_A ;
; N/A ; None ; 15.884 ns ; din3[2] ; LED_B ;
; N/A ; None ; 15.858 ns ; din3[1] ; LED_G ;
; N/A ; None ; 15.854 ns ; din5[3] ; LED_D ;
; N/A ; None ; 15.826 ns ; din0[1] ; LED_E ;
; N/A ; None ; 15.824 ns ; din4[2] ; LED_E ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -