top1.fit.rpt

是基于EDA系统上的一24小时制的数字钟设计

;      - NUM[2]~662   ; 0                 ; ON      ;
; din3[2]             ;                   ;         ;
;      - NUM[2]~661   ; 0                 ; ON      ;
; din5[2]             ;                   ;         ;
;      - NUM[2]~661   ; 0                 ; ON      ;
; din2[2]             ;                   ;         ;
;      - NUM[2]~662   ; 0                 ; ON      ;
; din1[1]             ;                   ;         ;
;      - NUM[1]~663   ; 0                 ; ON      ;
; din0[1]             ;                   ;         ;
;      - NUM[1]~663   ; 0                 ; ON      ;
; din3[1]             ;                   ;         ;
;      - NUM[1]~665   ; 0                 ; ON      ;
; din4[1]             ;                   ;         ;
;      - NUM[1]~664   ; 1                 ; ON      ;
; din5[1]             ;                   ;         ;
;      - NUM[1]~664   ; 1                 ; ON      ;
; din2[1]             ;                   ;         ;
;      - NUM[1]~665   ; 0                 ; ON      ;
; din1[0]             ;                   ;         ;
;      - NUM[0]~666   ; 0                 ; ON      ;
; din0[0]             ;                   ;         ;
;      - NUM[0]~666   ; 0                 ; ON      ;
; din4[0]             ;                   ;         ;
;      - NUM[0]~668   ; 0                 ; ON      ;
; din3[0]             ;                   ;         ;
;      - NUM[0]~667   ; 0                 ; ON      ;
; din5[0]             ;                   ;         ;
;      - NUM[0]~667   ; 0                 ; ON      ;
; din2[0]             ;                   ;         ;
;      - NUM[0]~668   ; 0                 ; ON      ;
; CLK                 ;                   ;         ;
+---------------------+-------------------+---------+


+--------------------------------------------------------------------------------------+
; Control Signals                                                                      ;
+------+----------+---------+-------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+------+----------+---------+-------+--------+----------------------+------------------+
; CLK  ; PIN_17   ; 3       ; Clock ; yes    ; Global clock         ; GCLK3            ;
+------+----------+---------+-------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; CLK  ; PIN_17   ; 3       ; Global clock         ; GCLK3            ;
+------+----------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+------------+--------------------+
; Name       ; Fan-Out            ;
+------------+--------------------+
; NUM[2]~670 ; 11                 ;
; NUM[3]~669 ; 11                 ;
; s[2]       ; 11                 ;
; NUM[0]~672 ; 10                 ;
; NUM[1]~671 ; 10                 ;
; s[1]       ; 10                 ;
; s[0]       ; 9                  ;
; NUM[0]~657 ; 7                  ;
; s~76       ; 6                  ;
; rtl~114    ; 4                  ;
; SEG~1428   ; 2                  ;
; SEG~1427   ; 2                  ;
; SEG~1421   ; 2                  ;
; din2[0]    ; 1                  ;
; din5[0]    ; 1                  ;
; din3[0]    ; 1                  ;
; din4[0]    ; 1                  ;
; din0[0]    ; 1                  ;
; din1[0]    ; 1                  ;
; din2[1]    ; 1                  ;
; din5[1]    ; 1                  ;
; din4[1]    ; 1                  ;
; din3[1]    ; 1                  ;
; din0[1]    ; 1                  ;
; din1[1]    ; 1                  ;
; din2[2]    ; 1                  ;
; din5[2]    ; 1                  ;
; din3[2]    ; 1                  ;
; din4[2]    ; 1                  ;
; din0[2]    ; 1                  ;
; din1[2]    ; 1                  ;
; din2[3]    ; 1                  ;
; din5[3]    ; 1                  ;
; din3[3]    ; 1                  ;
; din4[3]    ; 1                  ;
; din0[3]    ; 1                  ;
; din1[3]    ; 1                  ;
; SEG~1433   ; 1                  ;
; SEG~1432   ; 1                  ;
; SEG~1431   ; 1                  ;
; SEG~1430   ; 1                  ;
; SEG~1429   ; 1                  ;
; SEG~1426   ; 1                  ;
; SEG~1425   ; 1                  ;
; SEG~1424   ; 1                  ;
; SEG~1423   ; 1                  ;
; SEG~1422   ; 1                  ;
; SEG~1420   ; 1                  ;
; NUM[0]~668 ; 1                  ;
; NUM[0]~667 ; 1                  ;
+------------+--------------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 66 / 8,840 ( < 1 % )  ;
; Direct links               ; 3 / 11,506 ( < 1 % )  ;
; Global clocks              ; 1 / 8 ( 13 % )        ;
; LAB clocks                 ; 1 / 156 ( < 1 % )     ;
; LUT chains                 ; 3 / 2,619 ( < 1 % )   ;
; Local interconnects        ; 55 / 11,506 ( < 1 % ) ;
; M4K buffers                ;