clkgen.hier_info

来自「用最少的CPLD资源,用Verilog在QuartusII7.1上实现的1280」· HIER_INFO 代码 · 共 9 行

HIER_INFO
9 行
字号 
|clkgen
CLKin => CLKref.CLK
CLKin => i[2].CLK
CLKin => i[1].CLK
CLKin => i[0].CLK
CLKout <= clk_div128.DB_MAX_OUTPUT_PORT_TYPE

clkgen.hier_info - 源码说明

本页面展示了「用最少的CPLD资源,用Verilog在QuartusII7.1上实现的1280分频.」中的 clkgen.hier_info 源码文件，采用 HIER_INFO 编程语言编写，共 9 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫开发者社区收录了大量与CPLD相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?