dds_vhdl.tan.rpt

来自「rom地址宽度8位」· RPT 代码 · 共 288 行 · 第 1/5 页

; N/A                                     ; 80.65 MHz ( period = 12.400 ns )                    ; REG30B:u2|DOUT[17] ; REG30B:u2|DOUT[20]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.800 ns                ;
; N/A                                     ; 80.65 MHz ( period = 12.400 ns )                    ; REG30B:u2|DOUT[16] ; REG30B:u2|DOUT[19]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.800 ns                ;
; N/A                                     ; 81.30 MHz ( period = 12.300 ns )                    ; REG30B:u2|DOUT[27] ; REG30B:u2|DOUT[27]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.700 ns                ;
; N/A                                     ; 81.30 MHz ( period = 12.300 ns )                    ; REG30B:u2|DOUT[29] ; REG30B:u2|DOUT[30]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.700 ns                ;
; N/A                                     ; 81.30 MHz ( period = 12.300 ns )                    ; REG30B:u2|DOUT[23] ; REG30B:u2|DOUT[23]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.700 ns                ;
; N/A                                     ; 81.30 MHz ( period = 12.300 ns )                    ; REG30B:u2|DOUT[21] ; REG30B:u2|DOUT[21]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.700 ns                ;
; N/A                                     ; 81.97 MHz ( period = 12.200 ns )                    ; REG30B:u2|DOUT[24] ; REG8B:u5|DOUT[1]                                              ; CLK        ; CLK      ; None                        ; None                      ; 8.600 ns                ;
; N/A                                     ; 81.97 MHz ( period = 12.200 ns )                    ; REG30B:u2|DOUT[27] ; REG8B:u5|DOUT[5]                                              ; CLK        ; CLK      ; None                        ; None                      ; 8.600 ns                ;
; N/A                                     ; 81.97 MHz ( period = 12.200 ns )                    ; REG30B:u2|DOUT[30] ; REG30B:u2|DOUT[31]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.600 ns                ;
; N/A                                     ; 81.97 MHz ( period = 12.200 ns )                    ; REG30B:u2|DOUT[22] ; REG30B:u2|DOUT[23]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.600 ns                ;
; N/A                                     ; 81.97 MHz ( period = 12.200 ns )                    ; REG30B:u2|DOUT[21] ; REG30B:u2|DOUT[22]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.600 ns                ;
; N/A                                     ; 81.97 MHz ( period = 12.200 ns )                    ; REG30B:u2|DOUT[20] ; REG30B:u2|DOUT[22]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.600 ns                ;
; N/A                                     ; 81.97 MHz ( period = 12.200 ns )                    ; REG30B:u2|DOUT[20] ; REG30B:u2|DOUT[21]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.600 ns                ;
; N/A                                     ; 82.64 MHz ( period = 12.100 ns )                    ; REG30B:u2|DOUT[25] ; REG8B:u5|DOUT[1]                                              ; CLK        ; CLK      ; None                        ; None                      ; 8.500 ns                ;
; N/A                                     ; 82.64 MHz ( period = 12.100 ns )                    ; REG30B:u2|DOUT[27] ; REG30B:u2|DOUT[28]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.500 ns                ;
; N/A                                     ; 82.64 MHz ( period = 12.100 ns )                    ; REG30B:u2|DOUT[28] ; REG30B:u2|DOUT[29]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.500 ns                ;
; N/A                                     ; 82.64 MHz ( period = 12.100 ns )                    ; REG30B:u2|DOUT[29] ; REG30B:u2|DOUT[29]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.500 ns                ;
; N/A                                     ; 82.64 MHz ( period = 12.100 ns )                    ; REG30B:u2|DOUT[18] ; REG30B:u2|DOUT[20]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.500 ns                ;
; N/A                                     ; 82.64 MHz ( period = 12.100 ns )                    ; REG30B:u2|DOUT[17] ; REG30B:u2|DOUT[19]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.500 ns                ;
; N/A                                     ; 83.33 MHz ( period = 12.000 ns )                    ; REG30B:u2|DOUT[30] ; REG30B:u2|DOUT[30]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.400 ns                ;
; N/A                                     ; 83.33 MHz ( period = 12.000 ns )                    ; REG30B:u2|DOUT[16] ; REG30B:u2|DOUT[18]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.400 ns                ;
; N/A                                     ; 84.03 MHz ( period = 11.900 ns )                    ; REG30B:u2|DOUT[24] ; REG8B:u5|DOUT[0]                                              ; CLK        ; CLK      ; None                        ; None                      ; 8.300 ns                ;
; N/A                                     ; 84.03 MHz ( period = 11.900 ns )                    ; REG30B:u2|DOUT[28] ; REG30B:u2|DOUT[28]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.300 ns                ;
; N/A                                     ; 84.03 MHz ( period = 11.900 ns )                    ; REG30B:u2|DOUT[19] ; REG30B:u2|DOUT[20]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.300 ns                ;
; N/A                                     ; 84.75 MHz ( period = 11.800 ns )                    ; REG30B:u2|DOUT[31] ; REG8B:u5|DOUT[7]                                              ; CLK        ; CLK      ; None                        ; None                      ; 8.200 ns                ;
; N/A                                     ; 84.75 MHz ( period = 11.800 ns )                    ; REG30B:u2|DOUT[18] ; REG30B:u2|DOUT[19]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.200 ns                ;
; N/A                                     ; 85.47 MHz ( period = 11.700 ns )                    ; REG30B:u2|DOUT[22] ; REG30B:u2|DOUT[22]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.100 ns                ;
; N/A                                     ; 85.47 MHz ( period = 11.700 ns )                    ; REG30B:u2|DOUT[20] ; REG30B:u2|DOUT[20]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.100 ns                ;
; N/A                                     ; 85.47 MHz ( period = 11.700 ns )                    ; REG30B:u2|DOUT[19] ; REG30B:u2|DOUT[19]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.100 ns                ;
; N/A                                     ; 85.47 MHz ( period = 11.700 ns )                    ; REG30B:u2|DOUT[17] ; REG30B:u2|DOUT[18]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.100 ns                ;
; N/A                                     ; 85.47 MHz ( period = 11.700 ns )                    ; REG30B:u2|DOUT[16] ; REG30B:u2|DOUT[17]                                            ; CLK        ; CLK      ; None                        ; None                      ; 8.100 ns                ;
; N/A                                     ; 86.96 MHz ( period = 11.500 ns )                    ; REG30B:u2|DOUT[18] ; REG30B:u2|DOUT[18]                                            ; CLK        ; CLK      ; None                        ; None                      ; 7.900 ns                ;
; N/A                                     ; 86.96 MHz ( period = 11.500 ns )                    ; REG30B:u2|DOUT[17] ; REG30B:u2|DOUT[17]                                            ; CLK        ; CLK      ; None                        ; None                      ; 7.900 ns                ;
; N/A                                     ; 86.96 MHz ( period = 11.500 ns )                    ; REG30B:u2|DOUT[16] ; REG30B:u2|DOUT[16]                                            ; CLK        ; CLK      ; None                        ; None                      ; 7.900 ns                ;
; N/A                                     ; 87.72 MHz ( period = 11.400 ns )                    ; REG30B:u2|DOUT[31] ; REG30B:u2|DOUT[31]                                            ; CLK        ; CLK      ; None                        ; None                      ; 7.800 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; REG8B:u5|DOUT[4]   ; SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[0]~reg_ra4 ; CLK        ; CLK      ; None                        ; None                      ; 3.500 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; REG8B:u5|DOUT[5]   ; SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[0]~reg_ra5 ; CLK        ; CLK      ; None                        ; None                      ; 3.500 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; REG8B:u5|DOUT[4]   ; SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[1]~reg_ra4 ; CLK        ; CLK      ; None                        ; None                      ; 3.500 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; REG8B:u5|DOUT[5]   ; SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[1]~reg_ra5 ; CLK        ; CLK      ; None                        ; None                      ; 3.500 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; REG8B:u5|DOUT[4]   ; SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[2]~reg_ra4 ; CLK        ; CLK      ; None                        ; None                      ; 3.500 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; REG8B:u5|DOUT[5]   ; SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[2]~reg_ra5 ; CLK        ; CLK      ; None                        ; None                      ; 3.500 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; REG8B:u5|DOUT[4]   ; SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[3]~reg_ra4 ; CLK        ; CLK      ; None                        ; None                      ; 3.500 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; REG8B:u5|DOUT[5]   ; SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[3]~reg_ra5 ; CLK        ; CLK      ; None                        ; None                      ; 3.500 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; REG8B:u5|DOUT[4]   ; SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[4]~reg_ra4 ; CLK        ; CLK      ; None                        ; None                      ; 3.500 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; REG8B:u5|DOUT[5]   ; SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[4]~reg_ra5 ; CLK        ; CLK      ; None                        ; None                      ; 3.500 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; REG8B:u5|DOUT[4]   ; SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[5]~reg_ra4 ; CLK        ; CLK      ; None                        ; None                      ; 3.500 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; REG8B:u5|DOUT[5]   ; SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[5]~reg_ra5 ; CLK        ; CLK      ; None                        ; None                      ; 3.500 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; REG8B:u5|DOUT[4]   ; SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[6]~reg_ra4 ; CLK        ; CLK      ; None                        ; None                      ; 3.500 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; REG8B:u5|DOUT[5]   ; SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[6]~reg_ra5 ; CLK        ; CLK      ; None                        ; None                      ; 3.500 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; REG8B:u5|DOUT[4]   ; SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[7]~reg_ra4 ; CLK        ; CLK      ; None                        ; None                      ; 3.500 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; REG8B:u5|DOUT[5]   ; SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[7]~reg_ra5 ; CLK        ; CLK      ; None                        ; None                      ; 3.500 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; REG8B:u5|DOUT[7]   ; SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[1]~reg_ra7 ; CLK        ; CLK      ; None                        ; None                      ; 3.300 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; REG8B:u5|DOUT[6]   ; SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[2]~reg_ra6 ; CLK        ; CLK      ; None                        ; None                      ; 3.300 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; REG8B:u5|DOUT[7]   ; SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[2]~reg_ra7 ; CLK        ; CLK      ; None                        ; None                      ; 3.300 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; REG8B:u5|DOUT[6]   ; SIN_ROM:u3|lpm_rom:lpm_rom_component|altrom:srom|q[3]~reg_ra6 ; CLK        ; CLK      ; None                        ; None                      ; 3.300 ns                ;
; N/A                                     ; Restricted to 125.00 MHz ( period = 8.000 ns )      ; REG8B:u5|DOUT[7]   ; SIN_ROM:u3|lpm_rom:lpm_rom_