clock.v

RS编码的verilog源代码

//
module Clock(clk57,clk19,clk31);
input clk57;
output clk19,clk31;

pll      p31_57(0,clk57,clk31);
divide3  divideb(clk57, 1, clk19);

endmodule