ʾ

数字示波器的FPGA实现 VHDL编写 Quartus7.1测试通过

                         数字存储示波器


模块：

1、DDS锯齿波发生器：

    功能：   输出X路扫屏锯齿波。频率可用键盘精确控制，设置多个挡位；可水平移动波形；

    技术指标：（X路）
             频率范围：0.5Hz ~ 5kHz，频率步进为0.5 Hz，在输出范围内任意预置挡位；
             水平移相范围：0 ~ 10 div， 相位步进为 1/20 div，  相位值可预置；
    换算关系：
             1 频率换算：
                 将所要预置的数据频率换算成二进制，最多14位，保留前2 位置0 ；
             2 相位换算：
                 水平共200段，所要预置的数据用二进制表示（不超过11001000）；
    题目要求：0.2s/div、0.2s/div、20us/div       DC~50KHZ     水平20*10div。

2、AD_DA存取电路：
    基本功能：   采集数据、存储并Y路输出；
    扩展功能：单次/连续触发方式切换，A,B路选通；
             锁存当前波形，垂直方向增益，垂直方向移动波形；
    技术指标：（Y路）
             八位AD，MAX114，00 ~ FF对应于0 ~ 5V,垂直增益分三挡（如题目要求）；
             
    题目要求： 0.01V/div、0.1V/div、1V/div 三挡，误差<=5%     垂直32*8div。

3、测频率、峰峰值模块
    基本功能：单键触发测周期信号频率，单键触发测峰峰值；
    扩展功能：测屏幕上任意两点间的频率和幅度；
              AUTO状态下自动调整波形，以清晰显示；
    技术指标：
              步进 X路：0.1 div ，Y路：1/32 div；
    题目要求：无。

地址分配：

   地  址     |        功    能          |   数 值 定 义   |   方式   
0xA0F3(0011)  |A路选通/断路              |     01/00       |    WR
0xA0F4(0100)  |A垂直增益挡位（三挡）     |    00/01/02     |    无
0xA0F5(0101)  |A垂直移动                 |     00 ~ FF     |
0xA0F6(0110)  |B路选通/断路              |     01/00       |
0xA0F7(0111)  |B垂直增益挡位（三挡）     |    00/01/02     |    无
0xA0F8(1000)  |B垂直移动                 |     00 ~ FF     |
0xA0F9(1001)  |单次



触发/连续显示/连续触发|   01/00/方波    |
0xA0FA(1010)  |单次触发电平值            |     00 ~ FF     |
0xA0FB(1011)  |锁存/解锁；               |      01/00      |    无
0xA0FC(1100)  |水平增益频率高八位；      |     00 ~ 40     |
0xA0FD(1101)  |水平增益频率低八位；      |     00 ~ FF     |
0xA0FE(1110)  |水平移动相位八位；        |     00 ~ C7     |
0xA0FF(1111)  |重置信号reset；           |      置01       |    无

初始化：
         A0F3:1, A0F4:2, A0F5:00, A0F6:0, A0F7:2, A0F8:00, A0F9:0, 
         A0FA:7F, A0FC:40, A0FD:00, A0FE:00.


文件定义：
       TEST_ad.GDF    XY路显示测试
       TEST_DDS.GDF   X路扫屏DDS控制（未测试）