verilog1.v

用verilog实现的记时器程序,在Quartus II上编译通过并成功运行

module  qiangdaqi(k,s1,s2,s3,hex0);'
input   k,s1,s2,s3;
output  reg[6;0] HEX0;
reg [3:1];