new_duty.sim.rpt

这是一个定时比较器

; |new_pwm|LessThan0~60 ; |new_pwm|LessThan0~60 ; out0             ;
; |new_pwm|LessThan0~61 ; |new_pwm|LessThan0~61 ; out0             ;
; |new_pwm|LessThan0~62 ; |new_pwm|LessThan0~62 ; out0             ;
; |new_pwm|LessThan0~63 ; |new_pwm|LessThan0~63 ; out0             ;
; |new_pwm|LessThan0~64 ; |new_pwm|LessThan0~64 ; out0             ;
; |new_pwm|LessThan0~66 ; |new_pwm|LessThan0~66 ; out0             ;
; |new_pwm|LessThan0~67 ; |new_pwm|LessThan0~67 ; out0             ;
; |new_pwm|LessThan0~68 ; |new_pwm|LessThan0~68 ; out0             ;
; |new_pwm|LessThan0~70 ; |new_pwm|LessThan0~70 ; out0             ;
; |new_pwm|LessThan0~71 ; |new_pwm|LessThan0~71 ; out0             ;
; |new_pwm|LessThan0~72 ; |new_pwm|LessThan0~72 ; out0             ;
; |new_pwm|LessThan0~74 ; |new_pwm|LessThan0~74 ; out0             ;
; |new_pwm|LessThan0~75 ; |new_pwm|LessThan0~75 ; out0             ;
; |new_pwm|LessThan0~76 ; |new_pwm|LessThan0~76 ; out0             ;
; |new_pwm|LessThan0~78 ; |new_pwm|LessThan0~78 ; out0             ;
; |new_pwm|LessThan0~79 ; |new_pwm|LessThan0~79 ; out0             ;
; |new_pwm|LessThan0~80 ; |new_pwm|LessThan0~80 ; out0             ;
; |new_pwm|LessThan0~82 ; |new_pwm|LessThan0~82 ; out0             ;
; |new_pwm|LessThan0~84 ; |new_pwm|LessThan0~84 ; out0             ;
; |new_pwm|LessThan0~86 ; |new_pwm|LessThan0~86 ; out0             ;
; |new_pwm|LessThan0~88 ; |new_pwm|LessThan0~88 ; out0             ;
; |new_pwm|LessThan0~90 ; |new_pwm|LessThan0~90 ; out0             ;
; |new_pwm|LessThan0~92 ; |new_pwm|LessThan0~92 ; out0             ;
; |new_pwm|LessThan1~48 ; |new_pwm|LessThan1~48 ; out0             ;
; |new_pwm|LessThan1~49 ; |new_pwm|LessThan1~49 ; out0             ;
; |new_pwm|LessThan1~50 ; |new_pwm|LessThan1~50 ; out0             ;
; |new_pwm|LessThan1~51 ; |new_pwm|LessThan1~51 ; out0             ;
; |new_pwm|LessThan1~52 ; |new_pwm|LessThan1~52 ; out0             ;
; |new_pwm|LessThan1~53 ; |new_pwm|LessThan1~53 ; out0             ;
; |new_pwm|LessThan1~54 ; |new_pwm|LessThan1~54 ; out0             ;
; |new_pwm|LessThan1~55 ; |new_pwm|LessThan1~55 ; out0             ;
; |new_pwm|LessThan1~56 ; |new_pwm|LessThan1~56 ; out0             ;
; |new_pwm|LessThan1~57 ; |new_pwm|LessThan1~57 ; out0             ;
; |new_pwm|LessThan1~58 ; |new_pwm|LessThan1~58 ; out0             ;
; |new_pwm|LessThan1~59 ; |new_pwm|LessThan1~59 ; out0             ;
; |new_pwm|LessThan1~60 ; |new_pwm|LessThan1~60 ; out0             ;
; |new_pwm|LessThan1~61 ; |new_pwm|LessThan1~61 ; out0             ;
; |new_pwm|LessThan1~62 ; |new_pwm|LessThan1~62 ; out0             ;
; |new_pwm|LessThan1~64 ; |new_pwm|LessThan1~64 ; out0             ;
; |new_pwm|LessThan1~65 ; |new_pwm|LessThan1~65 ; out0             ;
; |new_pwm|LessThan1~66 ; |new_pwm|LessThan1~66 ; out0             ;
; |new_pwm|LessThan1~67 ; |new_pwm|LessThan1~67 ; out0             ;
; |new_pwm|LessThan1~68 ; |new_pwm|LessThan1~68 ; out0             ;
; |new_pwm|LessThan1~69 ; |new_pwm|LessThan1~69 ; out0             ;
; |new_pwm|LessThan1~70 ; |new_pwm|LessThan1~70 ; out0             ;
; |new_pwm|LessThan1~71 ; |new_pwm|LessThan1~71 ; out0             ;
; |new_pwm|LessThan1~72 ; |new_pwm|LessThan1~72 ; out0             ;
; |new_pwm|LessThan1~73 ; |new_pwm|LessThan1~73 ; out0             ;
; |new_pwm|LessThan1~74 ; |new_pwm|LessThan1~74 ; out0             ;
; |new_pwm|LessThan1~75 ; |new_pwm|LessThan1~75 ; out0             ;
; |new_pwm|LessThan1~76 ; |new_pwm|LessThan1~76 ; out0             ;
; |new_pwm|LessThan1~77 ; |new_pwm|LessThan1~77 ; out0             ;
; |new_pwm|LessThan1~78 ; |new_pwm|LessThan1~78 ; out0             ;
; |new_pwm|LessThan1~79 ; |new_pwm|LessThan1~79 ; out0             ;
; |new_pwm|LessThan1~80 ; |new_pwm|LessThan1~80 ; out0             ;
; |new_pwm|LessThan1~81 ; |new_pwm|LessThan1~81 ; out0             ;
; |new_pwm|LessThan1~82 ; |new_pwm|LessThan1~82 ; out0             ;
; |new_pwm|LessThan1~84 ; |new_pwm|LessThan1~84 ; out0             ;
; |new_pwm|LessThan1~86 ; |new_pwm|LessThan1~86 ; out0             ;
; |new_pwm|LessThan1~88 ; |new_pwm|LessThan1~88 ; out0             ;
; |new_pwm|LessThan1~90 ; |new_pwm|LessThan1~90 ; out0             ;
; |new_pwm|LessThan1~92 ; |new_pwm|LessThan1~92 ; out0             ;
; |new_pwm|LessThan1~94 ; |new_pwm|LessThan1~94 ; out0             ;
; |new_pwm|Add0~65      ; |new_pwm|Add0~65      ; out0             ;
; |new_pwm|Add0~66      ; |new_pwm|Add0~66      ; out0             ;
; |new_pwm|Add0~67      ; |new_pwm|Add0~67      ; out0             ;
; |new_pwm|Add0~68      ; |new_pwm|Add0~68      ; out0             ;
; |new_pwm|Add0~69      ; |new_pwm|Add0~69      ; out0             ;
; |new_pwm|Add0~70      ; |new_pwm|Add0~70      ; out0             ;
; |new_pwm|Add0~71      ; |new_pwm|Add0~71      ; out0             ;
; |new_pwm|Add0~72      ; |new_pwm|Add0~72      ; out0             ;
; |new_pwm|Add0~73      ; |new_pwm|Add0~73      ; out0             ;
; |new_pwm|Add0~74      ; |new_pwm|Add0~74      ; out0             ;
; |new_pwm|Add0~75      ; |new_pwm|Add0~75      ; out0             ;
; |new_pwm|Add0~76      ; |new_pwm|Add0~76      ; out0             ;
; |new_pwm|Add0~77      ; |new_pwm|Add0~77      ; out0             ;
; |new_pwm|Add0~78      ; |new_pwm|Add0~78      ; out0             ;
; |new_pwm|Add0~79      ; |new_pwm|Add0~79      ; out0             ;
; |new_pwm|Add0~80      ; |new_pwm|Add0~80      ; out0             ;
; |new_pwm|Add0~81      ; |new_pwm|Add0~81      ; out0             ;
; |new_pwm|Add0~82      ; |new_pwm|Add0~82      ; out0             ;
; |new_pwm|Add0~83      ; |new_pwm|Add0~83      ; out0             ;
; |new_pwm|Add0~84      ; |new_pwm|Add0~84      ; out0             ;
; |new_pwm|Add0~85      ; |new_pwm|Add0~85      ; out0             ;
; |new_pwm|Add0~86      ; |new_pwm|Add0~86      ; out0             ;
; |new_pwm|Add0~87      ; |new_pwm|Add0~87      ; out0             ;
; |new_pwm|Add0~88      ; |new_pwm|Add0~88      ; out0             ;
; |new_pwm|Add0~89      ; |new_pwm|Add0~89      ; out0             ;
; |new_pwm|Add0~90      ; |new_pwm|Add0~90      ; out0             ;
; |new_pwm|Add0~92      ; |new_pwm|Add0~92      ; out0             ;
; |new_pwm|Add0~93      ; |new_pwm|Add0~93      ; out0             ;
; |new_pwm|Add0~95      ; |new_pwm|Add0~95      ; out0             ;
; |new_pwm|Equal0~14    ; |new_pwm|Equal0~14    ; out0             ;
+-----------------------+-----------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------+
; Missing 1-Value Coverage                                           ;
+------------------------+------------------------+------------------+
; Node Name              ; Output Port Name       ; Output Port Type ;
+------------------------+------------------------+------------------+
; |new_pwm|period~0      ; |new_pwm|period~0      ; out              ;
; |new_pwm|period~1      ; |new_pwm|period~1      ; out              ;
; |new_pwm|period~2      ; |new_pwm|period~2      ; out              ;
; |new_pwm|period~3      ; |new_pwm|period~3      ; out              ;
; |new_pwm|period~4      ; |new_pwm|period~4      ; out              ;
; |new_pwm|period~5      ; |new_pwm|period~5      ; out              ;
; |new_pwm|period~6      ; |new_pwm|period~6      ; out              ;
; |new_pwm|period~7      ; |new_pwm|period~7      ; out              ;
; |new_pwm|period~8      ; |new_pwm|period~8      ; out              ;
; |new_pwm|period~9      ; |new_pwm|period~9      ; out              ;
; |new_pwm|period~10     ; |new_pwm|period~10     ; out              ;
; |new_pwm|period~11     ; |new_pwm|period~11     ; out              ;
; |new_pwm|duty~0        ; |new_pwm|duty~0        ; out              ;
; |new_pwm|duty~1        ; |new_pwm|duty~1        ; out              ;
; |new_pwm|duty~2        ; |new_pwm|duty~2        ; out              ;
; |new_pwm|duty~4        ; |new_pwm|duty~4        ; out              ;
; |new_pwm|duty~5        ; |new_pwm|duty~5        ; out              ;
; |new_pwm|duty~6        ; |new_pwm|duty~6        ; out              ;
; |new_pwm|duty~8        ; |new_pwm|duty~8        ; out              ;
; |new_pwm|duty~9        ; |new_pwm|duty~9        ; out              ;
; |new_pwm|duty~10       ; |new_pwm|duty~10       ; out              ;
; |new_pwm|counter[9]    ; |new_pwm|counter[9]    ; regout           ;
; |new_pwm|counter[10]   ; |new_pwm|counter[10]   ; regout           ;
; |new_pwm|counter[11]   ; |new_pwm|counter[11]   ; regout           ;
; |new_pwm|duty[1]       ; |new_pwm|duty[1]       ; regout           ;
; |new_pwm|duty[2]       ; |new_pwm|duty[2]       ; regout           ;
; |new_pwm|duty[3]       ; |new_pwm|duty[3]       ; regout           ;
; |new_pwm|duty[5]       ; |new_pwm|duty[5]       ; regout           ;
; |new_pwm|duty[6]       ; |new_pwm|duty[6]       ; regout           ;
; |new_pwm|duty[7]       ; |new_pwm|duty[7]       ; regout           ;
; |new_pwm|duty[8]       ; |new_pwm|duty[8]       ; regout           ;
; |new_pwm|duty[9]       ; |new_pwm|duty[9]       ; regout           ;
; |new_pwm|duty[10]      ; |new_pwm|duty[10]      ; regout           ;
; |new_pwm|duty[11]      ; |new_pwm|duty[11]      ; regout           ;
; |new_pwm|period[1]     ; |new_pwm|period[1]     ; regout           ;
; |new_pwm|period[2]     ; |new_pwm|period[2]     ; regout           ;
; |new_pwm|period[3]     ; |new_pwm|period[3]     ; regout           ;
; |new_pwm|period[4]     ; |new_pwm|period[4]     ; regout           ;
; |new_pwm|period[5]     ; |new_pwm|period[5]     ; regout           ;
; |new_pwm|period[6]     ; |new_pwm|period[6]     ; regout           ;
; |new_pwm|period[7]     ; |new_pwm|period[7]     ; regout           ;
; |new_pwm|period[9]     ; |new_pwm|period[9]     ; regout           ;
; |new_pwm|period[10]    ; |new_pwm|period[10]    ; regout           ;
; |new_pwm|period[11]    ; |new_pwm|period[11]    ; regout           ;
; |new_pwm|wrData[1]     ; |new_pwm|wrData[1]     ; out              ;
; |new_pwm|wrData[2]     ; |new_pwm|wrData[2]     ; out              ;
; |new_pwm|wrData[3]     ; |new_pwm|wrData[3]     ; out              ;
; |new_pwm|wrData[5]     ; |new_pwm|wrData[5]     ; out              ;
; |new_pwm|wrData[6]     ; |new_pwm|wrData[6]     ; out              ;
; |new_pwm|wrData[7]     ; |new_pwm|wrData[7]     ; out              ;
; |new_pwm|wrData[9]     ; |new_pwm|wrData[9]     ; out              ;
; |new_pwm|wrData[10]    ; |new_pwm|wrData[10]    ; out              ;
; |new_pwm|wrData[11]    ; |new_pwm|wrData[11]    ; out              ;
; |new_pwm|wr_period[0]  ; |new_pwm|wr_period[0]  ; out              ;
; |new_pwm|wr_period[1]  ; |new_pwm|wr_period[1]  ; out              ;
; |new_pwm|wr_period[2]  ; |new_pwm|wr_period[2]  ; out              ;
; |new_pwm|wr_period[3]  ; |new_pwm|wr_period[3]  ; out              ;