lock.vhd

来自「利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。」· VHDL 代码 · 共 19 行

library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity lock is
port(en,d:in std_logic;
     q:out std_logic);
end;
architecture d of lock is
begin
process(en,d)
begin
  if en='1' then
    null;
   elsif en='0' then
    q<=d;
   end if;
end process;
end;