mem_test_rom.v

xilinx公司的ＤＤＲ实现源码

///////////////////////////////////////////////////////////////////////////////
// Copyright (c) 2005 Xilinx, Inc.
// All Rights Reserved
///////////////////////////////////////////////////////////////////////////////
//   ____  ____
//  /   /\/   /
// /___/  \  /    Vendor: Xilinx
// \   \   \/     Version: 1.0
//  \   \         Filename: addr_gen.v
//  /   /         Timestamp: 12 Dec 2005
// /___/   /\     
// \   \  /  \
//  \___\/\___\
//
//
//Device: Virtex-5
///////////////////////////////////////////////////////////////////////////////

`define wr_idle_first_data 2'b00
`define wr_second_data     2'b01
`define wr_third_data      2'b10
`define wr_fourth_data     2'b11
`define rd_idle_first_data 2'b00
`define rd_second_data     2'b01
`define rd_third_data      2'b10
`define rd_fourth_data     2'b11
`timescale 1ps / 1ps

module mem_test_rom (
                    clk0,
                    rst,
                    // enables signals from state machine
                    bkend_data_en,
                    bkend_wraddr_en,
                    bkend_rd_data_valid,
                    //Write address fifo signals
                    app_af_addr, 
                    app_af_WrEn,
                    //Write data fifo signals
                    app_Wdf_data,
                    app_mask_data,
                    app_compare_data, // data for the backend compare logic
                    app_Wdf_WrEn
                    );
                    
input         clk0;
input         rst;
input         bkend_data_en;
input         bkend_wraddr_en;
input         bkend_rd_data_valid;

output[35:0]  app_af_addr;
output        app_af_WrEn;
output[(`data_width*2)-1:0] app_Wdf_data;
output[(`data_mask_width*2)-1:0]  app_mask_data;
output[(`data_width*2)-1:0] app_compare_data;
output        app_Wdf_WrEn;

wire[35:0]  app_af_addr;
wire        app_af_WrEn;
wire[(`data_width*2)-1:0] app_Wdf_data;
wire[(`data_width*2)-1:0] app_compare_data;
wire        app_Wdf_WrEn;


wire [3:0]app_Wdf_WrEn_w;

wire [31:0]app_Wdf_data0;
wire [31:0]app_Wdf_data1;


wire [3:0]app_mask_data0;
wire [3:0]app_mask_data1;


wire [31:0]app_compare_data0;
wire [31:0]app_compare_data1;


wire [31:0]app_Wdf_data2;
wire [31:0]app_Wdf_data3;


wire [3:0]app_mask_data2;
wire [3:0]app_mask_data3;


wire [31:0]app_compare_data2;
wire [31:0]app_compare_data3;



assign app_Wdf_data = { app_Wdf_data3[31:16],app_Wdf_data2[31:16],app_Wdf_data1[31:16],app_Wdf_data0[31:16] ,
			        app_Wdf_data3[15:0],app_Wdf_data2[15:0],app_Wdf_data1[15:0],app_Wdf_data0[15:0]};

assign app_mask_data = { app_mask_data3[3:2],app_mask_data2[3:2] ,app_mask_data1[3:2],app_mask_data0[3:2] ,
				 app_mask_data3[1:0],app_mask_data2[1:0],app_mask_data1[1:0],app_mask_data0[1:0]};

assign app_compare_data = { app_compare_data3[31:16],app_compare_data2[31:16] ,app_compare_data1[31:16],app_compare_data0[31:16] ,
			    app_compare_data3[15:0],app_compare_data2[15:0],app_compare_data1[15:0],app_compare_data0[15:0]};

assign app_Wdf_WrEn = app_Wdf_WrEn_w[0];


mem_test_rom_addr addr_gen_00(
                    .clk0				     (clk0),
                    .rst				     (rst),
                    .bkend_wraddr_en	(bkend_wraddr_en),
                    .app_af_addr				(app_af_addr), 
                    .app_af_WrEn				(app_af_WrEn)
                    );


mem_test_rom_data data_gen_16_0 
                    ( .clk0             (clk0),
                      .rst                (rst),
                      .bkend_data_en      (bkend_data_en),
                      .bkend_rd_data_valid(bkend_rd_data_valid),
                      .app_Wdf_data       (app_Wdf_data0[31:0]),
                      .app_mask_data      (app_mask_data0[3:0]),
                      .app_compare_data   (app_compare_data0[31:0]),
                      .app_Wdf_WrEn       (app_Wdf_WrEn_w[0])
                    );                  

mem_test_rom_data data_gen_16_1 
                    ( .clk0             (clk0),
                      .rst                (rst),
                      .bkend_data_en      (bkend_data_en),
                      .bkend_rd_data_valid(bkend_rd_data_valid),
                      .app_Wdf_data       (app_Wdf_data1[31:0]),
                      .app_mask_data      (app_mask_data1[3:0]),
                      .app_compare_data   (app_compare_data1[31:0]),
                      .app_Wdf_WrEn       (app_Wdf_WrEn_w[1])
                    );

mem_test_rom_data data_gen_16_2 
                    ( .clk0             (clk0),
                      .rst                (rst),
                      .bkend_data_en      (bkend_data_en),
                      .bkend_rd_data_valid(bkend_rd_data_valid),
                      .app_Wdf_data       (app_Wdf_data2[31:0]),
                      .app_mask_data      (app_mask_data2[3:0]),
                      .app_compare_data   (app_compare_data2[31:0]),
                      .app_Wdf_WrEn       (app_Wdf_WrEn_w[2])
                    );                  

mem_test_rom_data data_gen_16_3 
                    ( .clk0             (clk0),
                      .rst                (rst),
                      .bkend_data_en      (bkend_data_en),
                      .bkend_rd_data_valid(bkend_rd_data_valid),
                      .app_Wdf_data       (app_Wdf_data3[31:0]),
                      .app_mask_data      (app_mask_data3[3:0]),
                      .app_compare_data   (app_compare_data3[31:0]),
                      .app_Wdf_WrEn       (app_Wdf_WrEn_w[3])
                    );                  






endmodule