script

来自「一个verilog实现的crc校验」· 代码 · 共 14 行

#! /bin/sh
vhdlan vhdl/input_registers.vhd
vhdlan vhdl/input_wait.vhd
vhdlan vhdl/input_wait_tb.vhd
vhdlan vhdl/big_xor.vhd
vhdlan vhdl/big_xor_tb.vhd
vhdlan vhdl/gf_registers.vhd
vhdlan vhdl/gf_xor.vhd
vhdlan vhdl/gf_multiplier.vhd
vhdlan vhdl/gf_multiplier_tb.vhd
vhdlan vhdl/ff_reset.vhd
vhdlan vhdl/CRC_top.vhd
vhdlan vhdl/CRC_top_tb.vhd