state_machine.tan.rpt
来自「verilog HDL 基础实验源码」· RPT 代码 · 共 328 行 · 第 1/5 页
RPT
328 行
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; lpm_counter:cnt_rtl_0|dffs[4] ; lpm_counter:cnt_rtl_0|dffs[6] ; clk ; clk ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; lpm_counter:cnt_rtl_0|dffs[5] ; lpm_counter:cnt_rtl_0|dffs[6] ; clk ; clk ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; lpm_counter:cnt_rtl_0|dffs[6] ; lpm_counter:cnt_rtl_0|dffs[6] ; clk ; clk ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; lpm_counter:cnt_rtl_0|dffs[0] ; lpm_counter:cnt_rtl_0|dffs[5] ; clk ; clk ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; lpm_counter:cnt_rtl_0|dffs[1] ; lpm_counter:cnt_rtl_0|dffs[5] ; clk ; clk ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; lpm_counter:cnt_rtl_0|dffs[2] ; lpm_counter:cnt_rtl_0|dffs[5] ; clk ; clk ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; lpm_counter:cnt_rtl_0|dffs[3] ; lpm_counter:cnt_rtl_0|dffs[5] ; clk ; clk ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; lpm_counter:cnt_rtl_0|dffs[4] ; lpm_counter:cnt_rtl_0|dffs[5] ; clk ; clk ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; lpm_counter:cnt_rtl_0|dffs[5] ; lpm_counter:cnt_rtl_0|dffs[5] ; clk ; clk ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; lpm_counter:cnt_rtl_0|dffs[0] ; lpm_counter:cnt_rtl_0|dffs[4] ; clk ; clk ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; lpm_counter:cnt_rtl_0|dffs[1] ; lpm_counter:cnt_rtl_0|dffs[4] ; clk ; clk ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; lpm_counter:cnt_rtl_0|dffs[2] ; lpm_counter:cnt_rtl_0|dffs[4] ; clk ; clk ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; lpm_counter:cnt_rtl_0|dffs[3] ; lpm_counter:cnt_rtl_0|dffs[4] ; clk ; clk ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; lpm_counter:cnt_rtl_0|dffs[4] ; lpm_counter:cnt_rtl_0|dffs[4] ; clk ; clk ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; lpm_counter:cnt_rtl_0|dffs[0] ; lpm_counter:cnt_rtl_0|dffs[3] ; clk ; clk ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; lpm_counter:cnt_rtl_0|dffs[1] ; lpm_counter:cnt_rtl_0|dffs[3] ; clk ; clk ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; lpm_counter:cnt_rtl_0|dffs[2] ; lpm_counter:cnt_rtl_0|dffs[3] ; clk ; clk ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; lpm_counter:cnt_rtl_0|dffs[3] ; lpm_counter:cnt_rtl_0|dffs[3] ; clk ; clk ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; lpm_counter:cnt_rtl_0|dffs[0] ; lpm_counter:cnt_rtl_0|dffs[2] ; clk ; clk ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; lpm_counter:cnt_rtl_0|dffs[1] ; lpm_counter:cnt_rtl_0|dffs[2] ; clk ; clk ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; lpm_counter:cnt_rtl_0|dffs[2] ; lpm_counter:cnt_rtl_0|dffs[2] ; clk ; clk ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; lpm_counter:cnt_rtl_0|dffs[0] ; lpm_counter:cnt_rtl_0|dffs[1] ; clk ; clk ; None ; None ; 8.000 ns ;
; N/A ; 76.92 MHz ( period = 13.000 ns ) ; lpm_counter:cnt_rtl_0|dffs[1] ; lpm_counter:cnt_rtl_0|dffs[1] ; clk ; clk ; None ; None ; 8.000 ns ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ; ; ; ; ; ; ; ;
+-----------------------------------------+-----------------------------------------------------+--------------------------------+--------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
+------------------------------------------------------------------+
; tco ;
+-------+--------------+------------+----------+------+------------+
; Slack ; Required tco ; Actual tco ; From ; To ; From Clock ;
+-------+--------------+------------+----------+------+------------+
; N/A ; None ; 17.000 ns ; state~46 ; c[4] ; clk ;
; N/A ; None ; 17.000 ns ; state~47 ; c[4] ; clk ;
; N/A ; None ; 17.000 ns ; state~48 ; c[4] ; clk ;
; N/A ; None ; 17.000 ns ; state~46 ; c[7] ; clk ;
; N/A ; None ; 17.000 ns ; state~47 ; c[7] ; clk ;
; N/A ; None ; 17.000 ns ; state~48 ; c[7] ; clk ;
; N/A ; None ; 17.000 ns ; state~46 ; c[1] ; clk ;
; N/A ; None ; 17.000 ns ; state~47 ; c[1] ; clk ;
; N/A ; None ; 17.000 ns ; state~48 ; c[1] ; clk ;
; N/A ; None ; 17.000 ns ; state~46 ; c[2] ; clk ;
; N/A ; None ; 17.000 ns ; state~47 ; c[2] ; clk ;
; N/A ; None ; 17.000 ns ; state~48 ; c[2] ; clk ;
; N/A ; None ; 17.000 ns ; state~46 ; c[5] ; clk ;
; N/A ; None ; 17.000 ns ; state~47 ; c[5] ; clk ;
; N/A ; None ; 17.000 ns ; state~48 ; c[5] ; clk ;
; N/A ; None ; 17.000 ns ; state~46 ; c[6] ; clk ;
; N/A ; None ; 17.000 ns ; state~47 ; c[6] ; clk ;
; N/A ; None ; 17.000 ns ; state~48 ; c[6] ; clk ;
; N/A ; None ; 17.000 ns ; state~46 ; c[3] ; clk ;
; N/A ; None ; 17.000 ns ; state~47 ; c[3] ; clk ;
; N/A ; None ; 17.000 ns ; state~48 ; c[3] ; clk ;
+-------+--------------+------------+----------+------+------------+
+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Timing Analyzer
Info: Version 5.0 Build 148 04/26/2005 SJ Full Version
Info: Processing started: Wed Dec 14 11:11:38 2005
Info: Command: quartus_tan --read_settings_files=off --wri
⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?