sub.fit.rpt

verilog HDL 基础实验源码

; 81       ; 80         ; --       ; RESERVED_INPUT ;        ;              ;         ;                 ;
; 82       ; 81         ; --       ; GND            ; gnd    ;              ;         ;                 ;
; 83       ; 82         ; --       ; GND+           ;        ;              ;         ;                 ;
; 84       ; 83         ; --       ; GND+           ;        ;              ;         ;                 ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+


+-----------------------------------------------+
; Output Pin Default Load For Reported TCO      ;
+--------------+-------+------------------------+
; I/O Standard ; Load  ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
; TTL          ; 0 pF  ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                     ;
+------------------------------------+------------+------+------------------------------------------------------------------+
; Compilation Hierarchy Node         ; Macrocells ; Pins ; Full Hierarchy Name                                              ;
+------------------------------------+------------+------+------------------------------------------------------------------+
; |sub                               ; 57         ; 21   ; |sub                                                             ;
;    |lpm_add_sub:add_rtl_0|         ; 7          ; 0    ; |sub|lpm_add_sub:add_rtl_0                                       ;
;       |addcore:adder|              ; 7          ; 0    ; |sub|lpm_add_sub:add_rtl_0|addcore:adder                         ;
;          |a_csnbuffer:result_node| ; 7          ; 0    ; |sub|lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node ;
+------------------------------------+------------+------+------------------------------------------------------------------+


+---------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                       ;
+-----------------------------------------------------------------------------+---------+
; Name                                                                        ; Fan-Out ;
+-----------------------------------------------------------------------------+---------+
; b[1]                                                                        ; 52      ;
; b[0]                                                                        ; 52      ;
; b[2]                                                                        ; 50      ;
; a[2]                                                                        ; 50      ;
; a[1]                                                                        ; 50      ;
; a[0]                                                                        ; 50      ;
; b[3]                                                                        ; 40      ;
; a[3]                                                                        ; 40      ;
; lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|sout_node[4]~39 ; 2       ;
; lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~30 ; 2       ;
; lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|sout_node[2]~25 ; 2       ;
; lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|sout_node[1]~24 ; 2       ;
; reduce_or~1249bal                                                           ; 1       ;
; reduce_or~1114sexp3bal                                                      ; 1       ;
; reduce_or~1297bal                                                           ; 1       ;
; reduce_or~1302bal                                                           ; 1       ;
; reduce_or~1163bal                                                           ; 1       ;
; reduce_or~1266sexp5                                                         ; 1       ;
; reduce_or~1120sexp5                                                         ; 1       ;
; reduce_or~1120sexp4                                                         ; 1       ;
; reduce_or~1120sexp3                                                         ; 1       ;
; ~GND~0                                                                      ; 1       ;
; ~VCC~0                                                                      ; 1       ;
; reduce_or~1377                                                              ; 1       ;
; reduce_or~1371                                                              ; 1       ;
; reduce_or~1365                                                              ; 1       ;
; reduce_or~1359                                                              ; 1       ;
; reduce_or~1353                                                              ; 1       ;
; reduce_or~1347                                                              ; 1       ;
; reduce_or~1341                                                              ; 1       ;
; reduce_or~1335                                                              ; 1       ;
; reduce_or~1329                                                              ; 1       ;
; reduce_or~1323                                                              ; 1       ;
; reduce_or~1317                                                              ; 1       ;
; reduce_or~1311                                                              ; 1       ;
; reduce_or~1305                                                              ; 1       ;
; lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|sout_node[4]~58 ; 1       ;
; lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~52 ; 1       ;
; lpm_add_sub:add_rtl_0|addcore:adder|a_csnbuffer:result_node|sout_node[3]~46 ; 1       ;
; reduce_or~1303                                                              ; 1       ;
; reduce_or~1296                                                              ; 1       ;
; reduce_or~1290                                                              ; 1       ;
; reduce_or~1284                                                              ; 1       ;
; reduce_or~1278                                                              ; 1       ;
; reduce_or~1272                                                              ; 1       ;
; reduce_or~1260                                                              ; 1       ;
; reduce_or~1253                                                              ; 1       ;
; reduce_or~1248                                                              ; 1       ;
; reduce_or~1242                                                              ; 1       ;
; reduce_or~1236                                                              ; 1       ;
+-----------------------------------------------------------------------------+---------+


+------------------------------------------------+
; Interconnect Usage Summary                     ;
+----------------------------+-------------------+
; Interconnect Resource Type ; Usage             ;
+----------------------------+-------------------+
; Output enables             ; 0 / 6 ( 0 % )     ;
; PIA buffers                ; 56 / 288 ( 19 % ) ;
; PIAs                       ; 64 / 288 ( 22 % ) ;
+----------------------------+-------------------+


+----------------------------------------------------------------------------+
; LAB External Interconnect                                                  ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects  (Average = 8.00) ; Number of LABs  (Total = 4) ;
+----------------------------------------------+-----------------------------+
; 0 - 2                                        ; 4                           ;
; 3 - 5                                        ; 0                           ;
; 6 - 8                                        ; 2                           ;
; 9 - 11                                       ; 0                           ;
; 12 - 14                                      ; 0                           ;
; 15 - 17                                      ; 0                           ;
; 18 - 20                                      ; 1                           ;
; 21 - 23                                      ; 0                           ;
; 24 - 26                                      ; 0                           ;
; 27 - 29                                      ; 1                           ;
+----------------------------------------------+-----------------------------+


+----------------------------------------------------------------------+
; LAB Macrocells                                                       ;
+----------------------------------------+-----------------------------+
; Number of Macrocells  (Average = 7.13) ; Number of LABs  (Total = 5) ;
+----------------------------------------+-----------------------------+
; 0                                      ; 3                           ;
; 1                                      ; 1                           ;