test02.sim.rpt

用quartusII编写的

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                     ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+------------------+
; Node Name                                                                   ; Output Port Name                                                            ; Output Port Type ;
+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+------------------+
; |test02|count[15]                                                           ; |test02|count[15]                                                           ; out              ;
; |test02|count[14]                                                           ; |test02|count[14]                                                           ; out              ;
; |test02|count[13]                                                           ; |test02|count[13]                                                           ; out              ;
; |test02|count[12]                                                           ; |test02|count[12]                                                           ; out              ;
; |test02|count[11]                                                           ; |test02|count[11]                                                           ; out              ;
; |test02|count[10]                                                           ; |test02|count[10]                                                           ; out              ;
; |test02|count[9]                                                            ; |test02|count[9]                                                            ; out              ;
; |test02|count[8]                                                            ; |test02|count[8]                                                            ; out              ;
; |test02|count[7]                                                            ; |test02|count[7]                                                            ; out              ;
; |test02|count[6]                                                            ; |test02|count[6]                                                            ; out              ;
; |test02|count[5]                                                            ; |test02|count[5]                                                            ; out              ;
; |test02|count[4]                                                            ; |test02|count[4]                                                            ; out              ;
; |test02|count[3]                                                            ; |test02|count[3]                                                            ; out              ;
; |test02|count[2]                                                            ; |test02|count[2]                                                            ; out              ;
; |test02|PDSwitch                                                            ; |test02|PDSwitch                                                            ; out              ;
; |test02|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[0]~0                 ; |test02|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[0]~0                 ; out0             ;
; |test02|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[0]                   ; |test02|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[0]                   ; out0             ;
; |test02|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[0]~0             ; |test02|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[0]~0             ; out0             ;
; |test02|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[0]               ; |test02|lpm_add_sub:add_rtl_2|addcore:adder|unreg_res_node[0]               ; out0             ;
; |test02|lpm_add_sub:add_rtl_2|addcore:adder|_~0                             ; |test02|lpm_add_sub:add_rtl_2|addcore:adder|_~0                             ; out0             ;
; |test02|lpm_add_sub:add_rtl_2|addcore:adder|_~1                             ; |test02|lpm_add_sub:add_rtl_2|addcore:adder|_~1                             ; out0             ;
; |test02|lpm_add_sub:add_rtl_2|addcore:adder|_~2                             ; |test02|lpm_add_sub:add_rtl_2|addcore:adder|_~2                             ; out0             ;
; |test02|lpm_add_sub:add_rtl_2|addcore:adder|_~3                             ; |test02|lpm_add_sub:add_rtl_2|addcore:adder|_~3                             ; out0             ;
; |test02|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[4]~1                 ; |test02|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[4]~1                 ; out0             ;
; |test02|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[4]                   ; |test02|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[4]                   ; out0             ;
; |test02|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[3]                   ; |test02|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[3]                   ; out0             ;
; |test02|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[2]                   ; |test02|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[2]                   ; out0             ;
; |test02|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[1]                   ; |test02|lpm_add_sub:add_rtl_2|addcore:adder|datab_node[1]                   ; out0             ;
; |test02|lpm_add_sub:add_rtl_2|addcore:adder|_~7                             ; |test02|lpm_add_sub:add_rtl_2|addcore:adder|_~7                             ; out0             ;
; |test02|lpm_add_sub:add_rtl_2|addcore:adder|_~8                             ; |test02|lpm_add_sub:add_rtl_2|addcore:adder|_~8                             ; out0             ;
; |test02|lpm_add_sub:add_rtl_2|addcore:adder|_~9                             ; |test02|lpm_add_sub:add_rtl_2|addcore:adder|_~9                             ; out0             ;
; |test02|lpm_add_sub:add_rtl_2|addcore:adder|_~10                            ; |test02|lpm_add_sub:add_rtl_2|addcore:adder|_~10                            ; out0             ;
; |test02|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[0] ; |test02|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node|cout[0] ; cout             ;
; |test02|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[0]~0                 ; |test02|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[0]~0                 ; out0             ;
; |test02|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[0]                   ; |test02|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[0]                   ; out0             ;
; |test02|lpm_add_sub:add_rtl_1|addcore:adder|_~1                             ; |test02|lpm_add_sub:add_rtl_1|addcore:adder|_~1                             ; out0             ;
; |test02|lpm_add_sub:add_rtl_1|addcore:adder|_~2                             ; |test02|lpm_add_sub:add_rtl_1|addcore:adder|_~2                             ; out0             ;
; |test02|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[3]~1                 ; |test02|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[3]~1                 ; out0             ;
; |test02|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[3]                   ; |test02|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[3]                   ; out0             ;
; |test02|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[2]                   ; |test02|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[2]                   ; out0             ;
; |test02|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[1]                   ; |test02|lpm_add_sub:add_rtl_1|addcore:adder|datab_node[1]                   ; out0             ;
; |test02|lpm_add_sub:add_rtl_1|addcore:adder|_~4                             ; |test02|lpm_add_sub:add_rtl_1|addcore:adder|_~4                             ; out0             ;
; |test02|lpm_add_sub:add_rtl_1|addcore:adder|_~5                             ; |test02|lpm_add_sub:add_rtl_1|addcore:adder|_~5                             ; out0             ;
; |test02|lpm_add_sub:add_rtl_1|addcore:adder|_~6                             ; |test02|lpm_add_sub:add_rtl_1|addcore:adder|_~6                             ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[0]~0                 ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[0]~0                 ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[0]                   ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[0]                   ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[0]~0             ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[0]~0             ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[0]               ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[0]               ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|_~0                             ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|_~0                             ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|_~1                             ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|_~1                             ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|_~2                             ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|_~2                             ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|_~3                             ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|_~3                             ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[16]~1                ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[16]~1                ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[16]                  ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[16]                  ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[15]                  ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[15]                  ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[14]                  ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[14]                  ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[13]                  ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[13]                  ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[12]                  ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[12]                  ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[11]                  ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[11]                  ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[10]                  ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[10]                  ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[9]                   ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[9]                   ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[8]                   ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[8]                   ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[7]                   ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[7]                   ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[6]                   ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[6]                   ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[5]                   ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[5]                   ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[4]                   ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[4]                   ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[3]                   ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[3]                   ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[2]                   ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[2]                   ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[1]                   ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|datab_node[1]                   ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[16]~1            ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[16]~1            ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[15]~2            ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[15]~2            ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[14]~3            ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[14]~3            ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[13]~4            ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[13]~4            ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[12]~5            ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[12]~5            ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[11]~6            ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[11]~6            ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[10]~7            ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[10]~7            ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[9]~8             ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[9]~8             ; out0             ;
; |test02|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[8]~9             ; |test02|lpm_add_sub:add_rtl_0|addcore:adder|unreg_res_node[8]~9             ; out0             ;
; |test02|lpm_add_sub:add_