test02.sim.rpt

用quartusII编写的

; Total coverage as a percentage                      ;      67.70 % ;
; Total nodes checked                                 ; 335          ;
; Total output ports checked                          ; 356          ;
; Total output ports with complete 1/0-value coverage ; 241          ;
; Total output ports with no 1/0-value coverage       ; 114          ;
; Total output ports with no 1-value coverage         ; 114          ;
; Total output ports with no 0-value coverage         ; 115          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                                         ;
+------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+
; Node Name                                                                    ; Output Port Name                                                                  ; Output Port Type ;
+------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+
; |test02|PB_PulseOut                                                          ; |test02|PB_PulseOut                                                               ; out0             ;
; |test02|count~0                                                              ; |test02|count~0                                                                   ; out              ;
; |test02|count~1                                                              ; |test02|count~1                                                                   ; out              ;
; |test02|count~2                                                              ; |test02|count~2                                                                   ; out              ;
; |test02|count~3                                                              ; |test02|count~3                                                                   ; out              ;
; |test02|count~4                                                              ; |test02|count~4                                                                   ; out              ;
; |test02|count~5                                                              ; |test02|count~5                                                                   ; out              ;
; |test02|count~6                                                              ; |test02|count~6                                                                   ; out              ;
; |test02|count~7                                                              ; |test02|count~7                                                                   ; out              ;
; |test02|count~8                                                              ; |test02|count~8                                                                   ; out              ;
; |test02|count~9                                                              ; |test02|count~9                                                                   ; out              ;
; |test02|count~10                                                             ; |test02|count~10                                                                  ; out              ;
; |test02|count~11                                                             ; |test02|count~11                                                                  ; out              ;
; |test02|count~12                                                             ; |test02|count~12                                                                  ; out              ;
; |test02|count~13                                                             ; |test02|count~13                                                                  ; out              ;
; |test02|count~14                                                             ; |test02|count~14                                                                  ; out              ;
; |test02|count~15                                                             ; |test02|count~15                                                                  ; out              ;
; |test02|count~16                                                             ; |test02|count~16                                                                  ; out              ;
; |test02|count~17                                                             ; |test02|count~17                                                                  ; out              ;
; |test02|count~18                                                             ; |test02|count~18                                                                  ; out              ;
; |test02|count~19                                                             ; |test02|count~19                                                                  ; out              ;
; |test02|count~20                                                             ; |test02|count~20                                                                  ; out              ;
; |test02|count~21                                                             ; |test02|count~21                                                                  ; out              ;
; |test02|count~22                                                             ; |test02|count~22                                                                  ; out              ;
; |test02|count~23                                                             ; |test02|count~23                                                                  ; out              ;
; |test02|count~24                                                             ; |test02|count~24                                                                  ; out              ;
; |test02|count~25                                                             ; |test02|count~25                                                                  ; out              ;
; |test02|count~26                                                             ; |test02|count~26                                                                  ; out              ;
; |test02|count~27                                                             ; |test02|count~27                                                                  ; out              ;
; |test02|count~28                                                             ; |test02|count~28                                                                  ; out              ;
; |test02|count~29                                                             ; |test02|count~29                                                                  ; out              ;
; |test02|count~30                                                             ; |test02|count~30                                                                  ; out              ;
; |test02|count~31                                                             ; |test02|count~31                                                                  ; out              ;
; |test02|count~32                                                             ; |test02|count~32                                                                  ; out              ;
; |test02|count~33                                                             ; |test02|count~33                                                                  ; out              ;
; |test02|count~34                                                             ; |test02|count~34                                                                  ; out              ;
; |test02|count~35                                                             ; |test02|count~35                                                                  ; out              ;
; |test02|count~36                                                             ; |test02|count~36                                                                  ; out              ;
; |test02|count~37                                                             ; |test02|count~37                                                                  ; out              ;
; |test02|count~38                                                             ; |test02|count~38                                                                  ; out              ;
; |test02|count~39                                                             ; |test02|count~39                                                                  ; out              ;
; |test02|count~40                                                             ; |test02|count~40                                                                  ; out              ;
; |test02|count~41                                                             ; |test02|count~41                                                                  ; out              ;
; |test02|count~42                                                             ; |test02|count~42                                                                  ; out              ;
; |test02|count~43                                                             ; |test02|count~43                                                                  ; out              ;
; |test02|count~44                                                             ; |test02|count~44                                                                  ; out              ;
; |test02|count~45                                                             ; |test02|count~45                                                                  ; out              ;
; |test02|count~46                                                             ; |test02|count~46                                                                  ; out              ;
; |test02|count~47                                                             ; |test02|count~47                                                                  ; out              ;
; |test02|count[1]                                                             ; |test02|count[1]                                                                  ; out              ;
; |test02|count[0]                                                             ; |test02|count[0]                                                                  ; out              ;
; |test02|DipSwitch_flop1                                                      ; |test02|DipSwitch_flop1                                                           ; out              ;
; |test02|PB_valid                                                             ; |test02|PB_valid                                                                  ; out              ;
; |test02|DipSwitch_flop2                                                      ; |test02|DipSwitch_flop2                                                           ; out              ;
; |test02|Led[3]                                                               ; |test02|Led[3]                                                                    ; out              ;
; |test02|Led~0                                                                ; |test02|Led~0                                                                     ; out              ;
; |test02|Led~1                                                                ; |test02|Led~1                                                                     ; out              ;
; |test02|Led~2                                                                ; |test02|Led~2                                                                     ; out              ;
; |test02|Led~3                                                                ; |test02|Led~3                                                                     ; out              ;
; |test02|Led~4                                                                ; |test02|Led~4                                                                     ; out              ;
; |test02|Led~5                                                                ; |test02|Led~5                                                                     ; out              ;
; |test02|Led~6                                                                ; |test02|Led~6                                                                     ; out              ;
; |test02|Led~7                                                                ; |test02|Led~7                                                                     ; out              ;
; |test02|Led~8                                                                ; |test02|Led~8                                                                     ; out              ;
; |test02|Led~9                                                                ; |test02|Led~9                                                                     ; out              ;
; |test02|Led~10                                                               ; |test02|Led~10                                                                    ; out              ;
; |test02|Led~11                                                               ; |test02|Led~11                                                                    ; out              ;
; |test02|Led[2]                                                               ; |test02|Led[2]                                                                    ; out              ;
; |test02|Led[1]                                                               ; |test02|Led[1]                                                                    ; out              ;
; |test02|Led[0]                                                               ; |test02|Led[0]                                                                    ; out              ;
; |test02|PBSwitch_flop1                                                       ; |test02|PBSwitch_flop1                                                            ; out              ;