pinlv.tan.rpt

基于单片机与CPLD的 等精度频率计

; Timing Models                                         ; Final              ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
; Default hold multicycle                               ; Same As Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                         ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; fsclk           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; fxclk           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'fsclk'                                                                                                                                                                                                                                                      ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+-------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                          ; To                            ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------+-------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[0]               ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[1]               ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[2]               ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[3]               ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[4]               ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[5]               ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[6]               ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[7]               ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[9]               ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[8]               ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[12]              ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[11]              ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[10]              ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[13]              ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[14]              ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[15]              ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[16]              ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[17]              ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[18]              ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[19]              ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[22]              ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[21]              ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[23]              ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[20]              ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 71.43 MHz ( period = 14.000 ns )                    ; \miao_1:temp[24]              ; \miao_1:temp[8]               ; fsclk      ; fsclk    ; None                        ; None                      ; 9.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; lpm_counter:ns_rtl_1|dffs[0]  ; lpm_counter:ns_rtl_1|dffs[27] ; fsclk      ; fsclk    ; None                        ; None                      ; 8.000 ns                ;
; N/A                                     ; 76.92 MHz ( period = 13.000 ns )                    ; lpm_counter:ns_rtl_1|dffs[1]  ; lpm_counter:ns_rtl_1|dffs[27] ; fsclk      ; fsclk    ; None                        ; None                      ; 8.000 ns                ;