基于单片机与CPLD的 等精度频率计，VHDL语言
基于单片机控制的等精度频率计设计
资料详细技术说明
用D触发器控制两个计数器count1和count2的同步工作,以保证count1和count2计数时间的一致性;将count1和count2与单片机的定时器T0和T1相结合构成两个20位的高精度计数器,分别对标准频率脉中和被测频率脉中进行计数;利用单片机串行口完成输出显示.从而克服了传统测频原理的频率计的测量精度随被测信号频率的下降而降低的局限性,提高了频率测量的精度.
相关技术资料推荐
下载与解压说明
下载积分规则
- 本资源下载仅需 2 积分
- 24 小时内重复下载免扣积分
- VIP 会员享专属免积分高速通道
文件解压指南
- 推荐使用 7-Zip 或新版 WinRAR 解压
- 原理图与 PCB 请使用对应 EDA 软件打开
- 压缩包内源码可直接在上方在线预览
免费获取积分
- 新用户注册即赠送 10 积分
- 上传分享工程资料可获得持续积分奖励
- 查看积分规则与会员权益 →