adderful.tan.rpt

DDS信号发生器

Timing Analyzer report for adderful
Thu May 17 19:54:13 2007
Version 6.0 Build 178 04/27/2006 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. tsu
  6. tco
  7. th
  8. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                   ;
+------------------------------+-------+---------------+-------------+-------+-------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From  ; To    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-------+-------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.010 ns    ; p[1]  ; s[1]  ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 7.804 ns    ; s[1]  ; q[1]  ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.886 ns   ; p[11] ; s[11] ; --         ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;             ;       ;       ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+-------+-------+------------+----------+--------------+


+------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                             ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                ; Setting            ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                           ; EP1C12Q240C8       ;      ;    ;             ;
; Timing Models                                         ; Final              ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
; Default hold multicycle                               ; Same As Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                         ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+--------------------------------------------------------------+
; tsu                                                          ;
+-------+--------------+------------+-------+-------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To    ; To Clock ;
+-------+--------------+------------+-------+-------+----------+
; N/A   ; None         ; 5.010 ns   ; p[1]  ; s[1]  ; clk      ;
; N/A   ; None         ; 4.494 ns   ; wp[0] ; s[31] ; clk      ;
; N/A   ; None         ; 4.493 ns   ; wp[0] ; s[30] ; clk      ;
; N/A   ; None         ; 4.021 ns   ; wp[1] ; s[30] ; clk      ;
; N/A   ; None         ; 4.021 ns   ; wp[1] ; s[31] ; clk      ;
; N/A   ; None         ; 3.905 ns   ; p[31] ; s[31] ; clk      ;
; N/A   ; None         ; 3.886 ns   ; p[21] ; s[21] ; clk      ;
; N/A   ; None         ; 3.741 ns   ; p[30] ; s[30] ; clk      ;
; N/A   ; None         ; 3.740 ns   ; p[30] ; s[31] ; clk      ;
; N/A   ; None         ; 3.686 ns   ; p[24] ; s[24] ; clk      ;
; N/A   ; None         ; 3.654 ns   ; p[13] ; s[13] ; clk      ;
; N/A   ; None         ; 3.637 ns   ; p[23] ; s[23] ; clk      ;
; N/A   ; None         ; 3.578 ns   ; p[16] ; s[16] ; clk      ;
; N/A   ; None         ; 3.540 ns   ; p[29] ; s[29] ; clk      ;
; N/A   ; None         ; 3.540 ns   ; p[18] ; s[18] ; clk      ;
; N/A   ; None         ; 3.539 ns   ; p[10] ; s[10] ; clk      ;
; N/A   ; None         ; 3.480 ns   ; p[15] ; s[15] ; clk      ;
; N/A   ; None         ; 3.464 ns   ; p[20] ; s[20] ; clk      ;
; N/A   ; None         ; 3.463 ns   ; p[27] ; s[27] ; clk      ;
; N/A   ; None         ; 3.418 ns   ; p[2]  ; s[2]  ; clk      ;
; N/A   ; None         ; 3.404 ns   ; p[9]  ; s[9]  ; clk      ;
; N/A   ; None         ; 3.404 ns   ; p[5]  ; s[5]  ; clk      ;
; N/A   ; None         ; 3.404 ns   ; p[0]  ; s[0]  ; clk      ;
; N/A   ; None         ; 3.081 ns   ; p[8]  ; s[8]  ; clk      ;
; N/A   ; None         ; 3.080 ns   ; p[14] ; s[14] ; clk      ;
; N/A   ; None         ; 3.080 ns   ; p[3]  ; s[3]  ; clk      ;
; N/A   ; None         ; 3.077 ns   ; p[7]  ; s[7]  ; clk      ;
; N/A   ; None         ; 3.022 ns   ; p[26] ; s[26] ; clk      ;
; N/A   ; None         ; 3.014 ns   ; p[12] ; s[12] ; clk      ;
; N/A   ; None         ; 3.005 ns   ; p[17] ; s[17] ; clk      ;
; N/A   ; None         ; 3.004 ns   ; p[19] ; s[19] ; clk      ;
; N/A   ; None         ; 3.004 ns   ; p[4]  ; s[4]  ; clk      ;
; N/A   ; None         ; 2.946 ns   ; p[28] ; s[28] ; clk      ;
; N/A   ; None         ; 2.946 ns   ; p[6]  ; s[6]  ; clk      ;
; N/A   ; None         ; 2.940 ns   ; p[25] ; s[25] ; clk      ;
; N/A   ; None         ; 2.940 ns   ; p[22] ; s[22] ; clk      ;
; N/A   ; None         ; 2.938 ns   ; p[11] ; s[11] ; clk      ;
+-------+--------------+------------+-------+-------+----------+


+----------------------------------------------------------------+
; tco                                                            ;
+-------+--------------+------------+-------+-------+------------+
; Slack ; Required tco ; Actual tco ; From  ; To    ; From Clock ;