pulse.hier_info

由VHDL 语言实现的数控分频 利用的是QUARTUES环境已经得到验证

|pulse
clk => \p_reg:cnt8[7].CLK
clk => \p_reg:cnt8[6].CLK
clk => \p_reg:cnt8[5].CLK
clk => \p_reg:cnt8[4].CLK
clk => \p_reg:cnt8[3].CLK
clk => \p_reg:cnt8[2].CLK
clk => \p_reg:cnt8[1].CLK
clk => \p_reg:cnt8[0].CLK
clk => full.CLK
d[0] => cnt8~7.DATAB
d[1] => cnt8~6.DATAB
d[2] => cnt8~5.DATAB
d[3] => cnt8~4.DATAB
d[4] => cnt8~3.DATAB
d[5] => cnt8~2.DATAB
d[6] => cnt8~1.DATAB
d[7] => cnt8~0.DATAB
fout <= fout~reg0.DB_MAX_OUTPUT_PORT_TYPE