📄 foudiv.tan.rpt
字号:
; Default hold multicycle ; Same as Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; Off ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk ; ; User Pin ; NONE ; 0.000 ns ; 0.000 ns ; NONE ; N/A ; N/A ; N/A ; ;
; pclk ; ; User Pin ; NONE ; 0.000 ns ; 0.000 ns ; NONE ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk' ;
+-----------------------------------------+-----------------------------------------------------+--------------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+--------------------+--------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 51.13 MHz ( period = 19.558 ns ) ; do ; \lammy02:updata[4] ; clk ; clk ; None ; None ; 9.518 ns ;
; N/A ; 51.14 MHz ( period = 19.554 ns ) ; do ; \lammy02:updata[3] ; clk ; clk ; None ; None ; 9.516 ns ;
; N/A ; 52.30 MHz ( period = 19.120 ns ) ; do ; \lammy02:updata[6] ; clk ; clk ; None ; None ; 9.301 ns ;
; N/A ; 53.98 MHz ( period = 18.526 ns ) ; do ; up ; clk ; clk ; None ; None ; 9.002 ns ;
; N/A ; 56.02 MHz ( period = 17.850 ns ) ; do ; \lammy02:updata[5] ; clk ; clk ; None ; None ; 8.666 ns ;
; N/A ; 56.03 MHz ( period = 17.848 ns ) ; do ; \lammy02:updata[2] ; clk ; clk ; None ; None ; 8.665 ns ;
; N/A ; 56.14 MHz ( period = 17.814 ns ) ; do ; \lammy02:updata[0] ; clk ; clk ; None ; None ; 8.648 ns ;
; N/A ; 57.70 MHz ( period = 17.330 ns ) ; do ; \lammy02:updata[7] ; clk ; clk ; None ; None ; 8.406 ns ;
; N/A ; 57.70 MHz ( period = 17.330 ns ) ; do ; fullup ; clk ; clk ; None ; None ; 8.406 ns ;
; N/A ; 57.72 MHz ( period = 17.326 ns ) ; do ; \lammy02:updata[1] ; clk ; clk ; None ; None ; 8.404 ns ;
; N/A ; 58.98 MHz ( period = 16.954 ns ) ; up ; \lammy03:dodata[6] ; clk ; clk ; None ; None ; 8.216 ns ;
; N/A ; 59.00 MHz ( period = 16.948 ns ) ; up ; \lammy03:dodata[3] ; clk ; clk ; None ; None ; 8.213 ns ;
; N/A ; 59.26 MHz ( period = 16.876 ns ) ; up ; \lammy03:dodata[2] ; clk ; clk ; None ; None ; 8.179 ns ;
; N/A ; 61.01 MHz ( period = 16.392 ns ) ; up ; \lammy03:dodata[4] ; clk ; clk ; None ; None ; 7.935 ns ;
; N/A ; 61.82 MHz ( period = 16.176 ns ) ; up ; \lammy03:dodata[1] ; clk ; clk ; None ; None ; 7.827 ns ;
; N/A ; 67.43 MHz ( period = 14.830 ns ) ; up ; do ; clk ; clk ; None ; None ; 7.154 ns ;
; N/A ; 67.44 MHz ( period = 14.828 ns ) ; up ; \lammy03:dodata[0] ; clk ; clk ; None ; None ; 7.153 ns ;
; N/A ; 67.48 MHz ( period = 14.820 ns ) ; up ; \lammy03:dodata[7] ; clk ; clk ; None ; None ; 7.149 ns ;
; N/A ; 67.51 MHz ( period = 14.812 ns ) ; up ; fulldo ; clk ; clk ; None ; None ; 7.145 ns ;
; N/A ; 67.53 MHz ( period = 14.808 ns ) ; up ; \lammy03:dodata[5] ; clk ; clk ; None ; None ; 7.143 ns ;
; N/A ; 68.12 MHz ( period = 14.680 ns ) ; \lammy03:dodata[0] ; \lammy02:updata[4] ; clk ; clk ; None ; None ; 7.079 ns ;
; N/A ; 68.14 MHz ( period = 14.676 ns ) ; \lammy03:dodata[0] ; \lammy02:updata[3] ; clk ; clk ; None ; None ; 7.077 ns ;
; N/A ; 68.62 MHz ( period = 14.574 ns ) ; \lammy03:dodata[1] ; \lammy02:updata[4] ; clk ; clk ; None ; None ; 7.026 ns ;
; N/A ; 68.62 MHz ( period = 14.572 ns ) ; \lammy02:updata[1] ; \lammy03:dodata[6] ; clk ; clk ; None ; None ; 7.023 ns ;
; N/A ; 68.63 MHz ( period = 14.570 ns ) ; \lammy03:dodata[1] ; \lammy02:updata[3] ; clk ; clk ; None ; None ; 7.024 ns ;
; N/A ; 68.65 MHz ( period = 14.566 ns ) ; \lammy02:updata[1] ; \lammy03:dodata[3] ; clk ; clk ; None ; None ; 7.020 ns ;
; N/A ; 68.67 MHz ( period = 14.562 ns ) ; \lammy03:dodata[3] ; \lammy02:updata[4] ; clk ; clk ; None ; None ; 7.020 ns ;
; N/A ; 68.69 MHz ( period = 14.558 ns ) ; \lammy03:dodata[3] ; \lammy02:updata[3] ; clk ; clk ; None ; None ; 7.018 ns ;
; N/A ; 68.99 MHz ( period = 14.494 ns ) ; \lammy02:updata[1] ; \lammy03:dodata[2] ; clk ; clk ; None ; None ; 6.986 ns ;
; N/A ; 70.21 MHz ( period = 14.242 ns ) ; \lammy03:dodata[0] ; \lammy02:updata[6] ; clk ; clk ; None ; None ; 6.862 ns ;
; N/A ; 70.74 MHz ( period = 14.136 ns ) ; \lammy03:dodata[1] ; \lammy02:updata[6] ; clk ; clk ; None ; None ; 6.809 ns ;
; N/A ; 70.80 MHz ( period = 14.124 ns ) ; \lammy03:dodata[3] ; \lammy02:updata[6] ; clk ; clk ; None ; None ; 6.803 ns ;
; N/A ; 70.83 MHz ( period = 14.118 ns ) ; \lammy02:updata[0] ; \lammy03:dodata[6] ; clk ; clk ; None ; None ; 6.796 ns ;
; N/A ; 70.86 MHz ( period = 14.112 ns ) ; \lammy02:updata[0] ; \lammy03:dodata[3] ; clk ; clk ; None ; None ; 6.793 ns ;
; N/A ; 71.23 MHz ( period = 14.040 ns ) ; \lammy02:updata[0] ; \lammy03:dodata[2] ; clk ; clk ; None ; None ; 6.759 ns ;
; N/A ; 71.38 MHz ( period = 14.010 ns ) ; \lammy02:updata[1] ; \lammy03:dodata[4] ; clk ; clk ; None ; None ; 6.742 ns ;
; N/A ; 71.85 MHz ( period = 13.918 ns ) ; \lammy03:dodata[4] ; \lammy02:updata[4] ; clk ; clk ; None ; None ; 6.698 ns ;
; N/A ; 71.87 MHz ( period = 13.914 ns ) ; \lammy03:dodata[4] ; \lammy02:updata[3] ; clk ; clk ; None ; None ; 6.696 ns ;
; N/A ; 72.06 MHz ( period = 13.878 ns ) ; \lammy03:dodata[5] ; \lammy02:updata[4] ; clk ; clk ; None ; None ; 6.678 ns ;
; N/A ; 72.08 MHz ( period = 13.874 ns ) ; \lammy03:dodata[5] ; \lammy02:updata[3] ; clk ; clk ; None ; None ; 6.676 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -