mem_interface_top_dcm_constraints.sdc

ISE MIG1.6 生成的DDR SDRAM控制器代码（含TESHBENCH）

#
# Clock                  
#

define_clock            -name {n:infrastructure0.SYS_CLK_IN}  -freq 200.000 -clockgroup default_clkgroup_0
define_clock            -name {i:infrastructure0.lvds_sys_clk_input}  -freq 200.000 -clockgroup default_clkgroup_3
	
		
	

#
# False Path
#