taix_fee.hier_info

verilog HDL编写的出租车计费系统

|taix_fee
a => a~0.IN3
e[0] <= led_show:led.led_sel
e[1] <= led_show:led.led_sel
e[2] <= led_show:led.led_sel
e[3] <= led_show:led.led_sel
e[4] <= led_show:led.led_sel
e[5] <= led_show:led.led_sel
e[6] <= led_show:led.led_sel
e[7] <= led_show:led.led_sel
f[0] <= led_show:led.led_seg
f[1] <= led_show:led.led_seg
f[2] <= led_show:led.led_seg
f[3] <= led_show:led.led_seg
f[4] <= led_show:led.led_seg
f[5] <= led_show:led.led_seg
f[6] <= led_show:led.led_seg
f[7] <= led_show:led.led_seg
h => h~0.IN1
j => j~0.IN1
p => p~0.IN1


|taix_fee|led_show:led
clk => m[30].CLK
clk => m[29].CLK
clk => m[28].CLK
clk => m[27].CLK
clk => m[26].CLK
clk => m[25].CLK
clk => m[24].CLK
clk => m[23].CLK
clk => m[22].CLK
clk => m[21].CLK
clk => m[20].CLK
clk => m[19].CLK
clk => m[18].CLK
clk => m[17].CLK
clk => m[16].CLK
clk => m[15].CLK
clk => m[14].CLK
clk => m[13].CLK
clk => m[12].CLK
clk => m[11].CLK
clk => m[10].CLK
clk => m[9].CLK
clk => m[8].CLK
clk => m[7].CLK
clk => m[6].CLK
clk => m[5].CLK
clk => m[4].CLK
clk => m[3].CLK
clk => m[2].CLK
clk => m[1].CLK
clk => m[0].CLK
clk => f1.CLK
clk => m[31].CLK
km_H[0] => Decoder~2.IN3
km_H[1] => Decoder~2.IN2
km_H[2] => Decoder~2.IN1
km_H[3] => Decoder~2.IN0
km_L[0] => Decoder~1.IN3
km_L[1] => Decoder~1.IN2
km_L[2] => Decoder~1.IN1
km_L[3] => Decoder~1.IN0
km_half[0] => Decoder~0.IN3
km_half[1] => Decoder~0.IN2
km_half[2] => Decoder~0.IN1
km_half[3] => Decoder~0.IN0
fee_H[0] => Decoder~4.IN3
fee_H[1] => Decoder~4.IN2
fee_H[2] => Decoder~4.IN1
fee_H[3] => Decoder~4.IN0
fee_L[0] => Decoder~3.IN3
fee_L[1] => Decoder~3.IN2
fee_L[2] => Decoder~3.IN1
fee_L[3] => Decoder~3.IN0
fee_B[0] => Decoder~5.IN3
fee_B[1] => Decoder~5.IN2
fee_B[2] => Decoder~5.IN1
fee_B[3] => Decoder~5.IN0
led_sel[0] <= led_sel[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led_sel[1] <= led_sel[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led_sel[2] <= led_sel[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led_sel[3] <= led_sel[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led_sel[4] <= led_sel[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led_sel[5] <= led_sel[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led_sel[6] <= led_sel[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led_sel[7] <= led_sel[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led_seg[0] <= led_seg[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led_seg[1] <= led_seg[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led_seg[2] <= led_seg[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led_seg[3] <= led_seg[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led_seg[4] <= led_seg[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led_seg[5] <= led_seg[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led_seg[6] <= led_seg[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
led_seg[7] <= led_seg[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|taix_fee|km_counter:km_c
pause => reset_flag.CLK
pause => start_flag.CLK
clk => n[31].CLK
clk => n[30].CLK
clk => n[29].CLK
clk => n[28].CLK
clk => n[27].CLK
clk => n[26].CLK
clk => n[25].CLK
clk => n[24].CLK
clk => n[23].CLK
clk => n[22].CLK
clk => n[21].CLK
clk => n[20].CLK
clk => n[19].CLK
clk => n[18].CLK
clk => n[17].CLK
clk => n[16].CLK
clk => n[15].CLK
clk => n[14].CLK
clk => n[13].CLK
clk => n[12].CLK
clk => n[11].CLK
clk => n[10].CLK
clk => n[9].CLK
clk => n[8].CLK
clk => n[7].CLK
clk => n[6].CLK
clk => n[5].CLK
clk => n[4].CLK
clk => n[3].CLK
clk => n[2].CLK
clk => n[1].CLK
clk => n[0].CLK
clk => km_H[3]~reg0.CLK
clk => km_H[2]~reg0.CLK
clk => km_H[1]~reg0.CLK
clk => km_H[0]~reg0.CLK
clk => km_L[3]~reg0.CLK
clk => km_L[2]~reg0.CLK
clk => km_L[1]~reg0.CLK
clk => km_L[0]~reg0.CLK
clk => km_half[3]~reg0.CLK
clk => km_half[2]~reg0.CLK
clk => km_half[1]~reg0.CLK
clk => km_half[0]~reg0.CLK
clk => fee_L_S.CLK
clk => km_L_S.CLK
clk => km_H_S.CLK
clk => fee_L[3]~reg0.CLK
clk => fee_L[2]~reg0.CLK
clk => fee_L[1]~reg0.CLK
clk => fee_L[0]~reg0.CLK
clk => fee_H_S.CLK
clk => fee_H[3]~reg0.CLK
clk => fee_H[2]~reg0.CLK
clk => fee_H[1]~reg0.CLK
clk => fee_H[0]~reg0.CLK
clk => fee_B_S.CLK
clk => fee_B[3]~reg0.CLK
clk => fee_B[2]~reg0.CLK
clk => fee_B[1]~reg0.CLK
clk => fee_B[0]~reg0.CLK
clk => km_half_S.CLK
start => start_flag~0.IN0
start => comb~0.IN0
start => comb~1.IN0
reset => start_flag~0.IN1
km_H[0] <= km_H[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
km_H[1] <= km_H[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
km_H[2] <= km_H[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
km_H[3] <= km_H[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
km_L[0] <= km_L[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
km_L[1] <= km_L[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
km_L[2] <= km_L[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
km_L[3] <= km_L[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
km_half[0] <= km_half[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
km_half[1] <= km_half[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
km_half[2] <= km_half[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
km_half[3] <= km_half[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
fee_B[0] <= fee_B[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
fee_B[1] <= fee_B[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
fee_B[2] <= fee_B[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
fee_B[3] <= fee_B[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
fee_H[0] <= fee_H[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
fee_H[1] <= fee_H[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
fee_H[2] <= fee_H[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
fee_H[3] <= fee_H[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
fee_L[0] <= fee_L[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
fee_L[1] <= fee_L[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
fee_L[2] <= fee_L[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
fee_L[3] <= fee_L[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|taix_fee|qdd:qdd1
f20mb => j[30].CLK
f20mb => j[29].CLK
f20mb => j[28].CLK
f20mb => j[27].CLK
f20mb => j[26].CLK
f20mb => j[25].CLK
f20mb => j[24].CLK
f20mb => j[23].CLK
f20mb => j[22].CLK
f20mb => j[21].CLK
f20mb => j[20].CLK
f20mb => j[19].CLK
f20mb => j[18].CLK
f20mb => j[17].CLK
f20mb => j[16].CLK
f20mb => j[15].CLK
f20mb => j[14].CLK
f20mb => j[13].CLK
f20mb => j[12].CLK
f20mb => j[11].CLK
f20mb => j[10].CLK
f20mb => j[9].CLK
f20mb => j[8].CLK
f20mb => j[7].CLK
f20mb => j[6].CLK
f20mb => j[5].CLK
f20mb => j[4].CLK
f20mb => j[3].CLK
f20mb => j[2].CLK
f20mb => j[1].CLK
f20mb => j[0].CLK
f20mb => f1.CLK
f20mb => a.CLK
f20mb => b.CLK
f20mb => c.CLK
f20mb => j[31].CLK
k1 => a.DATAIN
k2 => b.DATAIN
k3 => c.DATAIN
k1o <= k1o~reg0.DB_MAX_OUTPUT_PORT_TYPE
k2o <= k2o~reg0.DB_MAX_OUTPUT_PORT_TYPE
k3o <= k3o~reg0.DB_MAX_OUTPUT_PORT_TYPE