sine_compare_inst.vhd

来自「三相直接数字频率合成器dds的VHDL源码」· VHDL 代码 · 共 6 行

sine_compare_inst : sine_compare PORT MAP(
		dataa	 => dataa_sig,
		AeB	 => AeB_sig,
		AgeB	 => AgeB_sig
	);