📄 b8_adder.tan.rpt
字号:
Timing Analyzer report for b8_adder
Thu Oct 12 16:22:27 2006
Version 5.0 Build 148 04/26/2005 SJ Full Version
---------------------
; Table of Contents ;
---------------------
1. Legal Notice
2. Timing Analyzer Summary
3. Timing Analyzer Settings
4. tpd
5. Timing Analyzer Messages
----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions
and other software and tools, and its AMPP partner logic
functions, and any output files any of the foregoing
(including device programming or simulation files), and any
associated documentation or information are expressly subject
to the terms and conditions of the Altera Program License
Subscription Agreement, Altera MegaCore Function License
Agreement, or other applicable license agreement, including,
without limitation, that your use is for the sole purpose of
programming logic devices manufactured by Altera and sold by
Altera or its authorized distributors. Please refer to the
applicable agreement for further details.
+-----------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary ;
+------------------------------+-------+---------------+-------------+------+----+------------+----------+--------------+
; Type ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+----+------------+----------+--------------+
; Worst-case tpd ; N/A ; None ; 17.145 ns ; c_1 ; r7 ; ; ; 0 ;
; Total number of failed paths ; ; ; ; ; ; ; ; 0 ;
+------------------------------+-------+---------------+-------------+------+----+------------+----------+--------------+
+------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option ; Setting ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name ; EP1C6Q240C8 ; ; ; ;
; Timing Models ; Final ; ; ; ;
; Number of source nodes to report per destination node ; 10 ; ; ; ;
; Number of destination nodes to report ; 10 ; ; ; ;
; Number of paths to report ; 200 ; ; ; ;
; Report Minimum Timing Checks ; Off ; ; ; ;
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
; Default hold multicycle ; Same as Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; Off ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
+-------------------------------------------------------+--------------------+------+----+-------------+
+---------------------------------------------------------+
; tpd ;
+-------+-------------------+-----------------+------+----+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To ;
+-------+-------------------+-----------------+------+----+
; N/A ; None ; 17.145 ns ; c_1 ; r7 ;
; N/A ; None ; 17.023 ns ; b1 ; r7 ;
; N/A ; None ; 16.974 ns ; b0 ; r7 ;
; N/A ; None ; 16.907 ns ; c_1 ; c7 ;
; N/A ; None ; 16.785 ns ; b1 ; c7 ;
; N/A ; None ; 16.736 ns ; b0 ; c7 ;
; N/A ; None ; 16.717 ns ; a0 ; r7 ;
; N/A ; None ; 16.479 ns ; a0 ; c7 ;
; N/A ; None ; 16.364 ns ; a1 ; r7 ;
; N/A ; None ; 16.281 ns ; c_1 ; r6 ;
; N/A ; None ; 16.159 ns ; b1 ; r6 ;
; N/A ; None ; 16.126 ns ; a1 ; c7 ;
; N/A ; None ; 16.110 ns ; b0 ; r6 ;
; N/A ; None ; 15.853 ns ; a0 ; r6 ;
; N/A ; None ; 15.816 ns ; b2 ; r7 ;
; N/A ; None ; 15.737 ns ; c_1 ; r5 ;
; N/A ; None ; 15.615 ns ; b1 ; r5 ;
; N/A ; None ; 15.578 ns ; b2 ; c7 ;
; N/A ; None ; 15.566 ns ; b0 ; r5 ;
; N/A ; None ; 15.510 ns ; a2 ; r7 ;
; N/A ; None ; 15.500 ns ; a1 ; r6 ;
; N/A ; None ; 15.496 ns ; c_1 ; r4 ;
; N/A ; None ; 15.374 ns ; b1 ; r4 ;
; N/A ; None ; 15.325 ns ; b0 ; r4 ;
; N/A ; None ; 15.309 ns ; a0 ; r5 ;
; N/A ; None ; 15.272 ns ; a2 ; c7 ;
; N/A ; None ; 15.068 ns ; a0 ; r4 ;
; N/A ; None ; 14.956 ns ; a1 ; r5 ;
; N/A ; None ; 14.952 ns ; b2 ; r6 ;
; N/A ; None ; 14.943 ns ; c_1 ; r3 ;
; N/A ; None ; 14.821 ns ; b1 ; r3 ;
; N/A ; None ; 14.772 ns ; b0 ; r3 ;
; N/A ; None ; 14.715 ns ; a1 ; r4 ;
; N/A ; None ; 14.646 ns ; a2 ; r6 ;
; N/A ; None ; 14.515 ns ; a0 ; r3 ;
; N/A ; None ; 14.408 ns ; b2 ; r5 ;
; N/A ; None ; 14.167 ns ; b2 ; r4 ;
; N/A ; None ; 14.162 ns ; a1 ; r3 ;
; N/A ; None ; 14.102 ns ; a2 ; r5 ;
; N/A ; None ; 13.861 ns ; a2 ; r4 ;
; N/A ; None ; 13.614 ns ; b2 ; r3 ;
; N/A ; None ; 13.311 ns ; b3 ; r7 ;
; N/A ; None ; 13.308 ns ; a2 ; r3 ;
; N/A ; None ; 13.073 ns ; b3 ; c7 ;
; N/A ; None ; 12.763 ns ; b4 ; r7 ;
; N/A ; None ; 12.739 ns ; a3 ; r7 ;
; N/A ; None ; 12.525 ns ; b4 ; c7 ;
; N/A ; None ; 12.501 ns ; a3 ; c7 ;
; N/A ; None ; 12.447 ns ; b3 ; r6 ;
; N/A ; None ; 12.199 ns ; a5 ; r7 ;
; N/A ; None ; 12.160 ns ; a4 ; r7 ;
; N/A ; None ; 11.961 ns ; a5 ; c7 ;
; N/A ; None ; 11.950 ns ; c_1 ; r2 ;
; N/A ; None ; 11.922 ns ; a4 ; c7 ;
; N/A ; None ; 11.903 ns ; b3 ; r5 ;
; N/A ; None ; 11.899 ns ; b6 ; r7 ;
; N/A ; None ; 11.899 ns ; b4 ; r6 ;
; N/A ; None ; 11.875 ns ; a3 ; r6 ;
; N/A ; None ; 11.828 ns ; b1 ; r2 ;
; N/A ; None ; 11.779 ns ; b0 ; r2 ;
; N/A ; None ; 11.662 ns ; b3 ; r4 ;
; N/A ; None ; 11.661 ns ; b6 ; c7 ;
; N/A ; None ; 11.572 ns ; b5 ; r7 ;
; N/A ; None ; 11.522 ns ; a0 ; r2 ;
; N/A ; None ; 11.355 ns ; b4 ; r5 ;
; N/A ; None ; 11.335 ns ; a5 ; r6 ;
; N/A ; None ; 11.334 ns ; b5 ; c7 ;
; N/A ; None ; 11.331 ns ; a3 ; r5 ;
; N/A ; None ; 11.296 ns ; a4 ; r6 ;
; N/A ; None ; 11.169 ns ; a1 ; r2 ;
; N/A ; None ; 11.115 ns ; b4 ; r4 ;
; N/A ; None ; 11.106 ns ; b3 ; r3 ;
; N/A ; None ; 11.090 ns ; a3 ; r4 ;
; N/A ; None ; 11.044 ns ; b6 ; r6 ;
; N/A ; None ; 10.886 ns ; c_1 ; r1 ;
; N/A ; None ; 10.827 ns ; a7 ; c7 ;
; N/A ; None ; 10.819 ns ; a7 ; r7 ;
; N/A ; None ; 10.792 ns ; a5 ; r5 ;
; N/A ; None ; 10.768 ns ; b1 ; r1 ;
; N/A ; None ; 10.752 ns ; a4 ; r5 ;
; N/A ; None ; 10.715 ns ; b0 ; r1 ;
; N/A ; None ; 10.708 ns ; b5 ; r6 ;
; N/A ; None ; 10.654 ns ; c_1 ; r0 ;
; N/A ; None ; 10.621 ns ; b2 ; r2 ;
; N/A ; None ; 10.536 ns ; a3 ; r3 ;
; N/A ; None ; 10.513 ns ; a4 ; r4 ;
; N/A ; None ; 10.483 ns ; b0 ; r0 ;
; N/A ; None ; 10.458 ns ; a0 ; r1 ;
; N/A ; None ; 10.315 ns ; a2 ; r2 ;
; N/A ; None ; 10.226 ns ; a0 ; r0 ;
; N/A ; None ; 10.169 ns ; b5 ; r5 ;
; N/A ; None ; 10.106 ns ; a1 ; r1 ;
; N/A ; None ; 8.094 ns ; a6 ; r7 ;
; N/A ; None ; 7.856 ns ; a6 ; c7 ;
; N/A ; None ; 7.721 ns ; b7 ; c7 ;
; N/A ; None ; 7.710 ns ; b7 ; r7 ;
; N/A ; None ; 7.231 ns ; a6 ; r6 ;
+-------+-------------------+-----------------+------+----+
+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Timing Analyzer
Info: Version 5.0 Build 148 04/26/2005 SJ Full Version
Info: Processing started: Thu Oct 12 16:22:27 2006
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off b8_adder -c b8_adder --timing_analysis_only
Info: Longest tpd from source pin "c_1" to destination pin "r7" is 17.145 ns
Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_118; Fanout = 2; PIN Node = 'c_1'
Info: 2: + IC(5.072 ns) + CELL(0.442 ns) = 6.989 ns; Loc. = LC_X32_Y1_N6; Fanout = 2; COMB Node = 'f_adder:mo|ior2:m2|z~69'
Info: 3: + IC(0.433 ns) + CELL(0.114 ns) = 7.536 ns; Loc. = LC_X32_Y1_N2; Fanout = 2; COMB Node = 'f_adder:m1|ior2:m2|z~128'
Info: 4: + IC(0.450 ns) + CELL(0.292 ns) = 8.278 ns; Loc. = LC_X32_Y1_N9; Fanout = 2; COMB Node = 'f_adder:m2|ior2:m2|z~177'
Info: 5: + IC(2.885 ns) + CELL(0.114 ns) = 11.277 ns; Loc. = LC_X9_Y1_N1; Fanout = 2; COMB Node = 'f_adder:m3|ior2:m2|z~69'
Info: 6: + IC(0.439 ns) + CELL(0.114 ns) = 11.830 ns; Loc. = LC_X9_Y1_N5; Fanout = 2; COMB Node = 'f_adder:m4|ior2:m2|z~69'
Info: 7: + IC(0.443 ns) + CELL(0.114 ns) = 12.387 ns; Loc. = LC_X9_Y1_N3; Fanout = 2; COMB Node = 'f_adder:m5|ior2:m2|z~69'
Info: 8: + IC(0.440 ns) + CELL(0.114 ns) = 12.941 ns; Loc. = LC_X9_Y1_N6; Fanout = 2; COMB Node = 'f_adder:m6|ior2:m2|z~69'
Info: 9: + IC(0.428 ns) + CELL(0.114 ns) = 13.483 ns; Loc. = LC_X9_Y1_N2; Fanout = 1; COMB Node = 'f_adder:m7|h_adder:m1|r'
Info: 10: + IC(1.554 ns) + CELL(2.108 ns) = 17.145 ns; Loc. = PIN_81; Fanout = 0; PIN Node = 'r7'
Info: Total cell delay = 5.001 ns ( 29.17 % )
Info: Total interconnect delay = 12.144 ns ( 70.83 % )
Info: Quartus II Timing Analyzer was successful. 0 errors, 0 warnings
Info: Processing ended: Thu Oct 12 16:22:27 2006
Info: Elapsed time: 00:00:01
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -