digclk.cmd_log

来自「数字钟的实现」· CMD_LOG 代码 · 共 187 行 · 第 1/2 页

bitgen -intstyle ise -f digclk.ut digclk.ncd
xst -intstyle ise -ifn __projnav/digclk.xst -ofn digclk.syr
ngdbuild -intstyle ise -dd e:\vhdl\waitpast\dig_clk/_ngo -uc yj.ucf  -p xc2s50-tq144-6 digclk.ngc digclk.ngd
map -intstyle ise -p xc2s50-tq144-6 -cm area -pr b -k 4 -c 100 -tx off -o digclk_map.ncd digclk.ngd digclk.pcf
par -w -intstyle ise -ol std -t 1 digclk_map.ncd digclk.ncd digclk.pcf
trce -intstyle ise -e 3 -l 3 -xml digclk digclk.ncd -o digclk.twr digclk.pcf
bitgen -intstyle ise -f digclk.ut digclk.ncd
xst -intstyle ise -ifn __projnav/digclk.xst -ofn digclk.syr
ngdbuild -intstyle ise -dd e:\vhdl\waitpast\dig_clk/_ngo -uc yj.ucf  -p xc2s50-tq144-6 digclk.ngc digclk.ngd
map -intstyle ise -p xc2s50-tq144-6 -cm area -pr b -k 4 -c 100 -tx off -o digclk_map.ncd digclk.ngd digclk.pcf
par -w -intstyle ise -ol std -t 1 digclk_map.ncd digclk.ncd digclk.pcf
trce -intstyle ise -e 3 -l 3 -xml digclk digclk.ncd -o digclk.twr digclk.pcf
bitgen -intstyle ise -f digclk.ut digclk.ncd
sch2vhdl -family spartan2 -flat -suppress -w digclk.sch digclk.vhf
xst -intstyle ise -ifn __projnav/digclk.xst -ofn digclk.syr
ngdbuild -intstyle ise -dd e:\vhdl\waitpast\dig_clk/_ngo -uc yj.ucf  -p xc2s50-tq144-6 digclk.ngc digclk.ngd
map -intstyle ise -p xc2s50-tq144-6 -cm area -pr b -k 4 -c 100 -tx off -o digclk_map.ncd digclk.ngd digclk.pcf
par -w -intstyle ise -ol std -t 1 digclk_map.ncd digclk.ncd digclk.pcf
trce -intstyle ise -e 3 -l 3 -xml digclk digclk.ncd -o digclk.twr digclk.pcf
bitgen -intstyle ise -f digclk.ut digclk.ncd
sch2vhdl -family spartan2 -flat -suppress -w digclk.sch digclk.vhf
xst -intstyle ise -ifn __projnav/digclk.xst -ofn digclk.syr
ngdbuild -intstyle ise -dd e:\vhdl\waitpast\dig_clk/_ngo -uc yj.ucf  -p xc2s50-tq144-6 digclk.ngc digclk.ngd
map -intstyle ise -p xc2s50-tq144-6 -cm area -pr b -k 4 -c 100 -tx off -o digclk_map.ncd digclk.ngd digclk.pcf
par -w -intstyle ise -ol std -t 1 digclk_map.ncd digclk.ncd digclk.pcf
trce -intstyle ise -e 3 -l 3 -xml digclk digclk.ncd -o digclk.twr digclk.pcf
bitgen -intstyle ise -f digclk.ut digclk.ncd
sch2vhdl -family spartan2 -flat -suppress -w digclk.sch digclk.vhf
xst -intstyle ise -ifn __projnav/digclk.xst -ofn digclk.syr
sch2vhdl -family spartan2 -flat -suppress -w digclk.sch digclk.vhf
xst -intstyle ise -ifn __projnav/digclk.xst -ofn digclk.syr
ngdbuild -intstyle ise -dd e:\vhdl\waitpast\dig_clk/_ngo -uc yj.ucf  -p xc2s50-tq144-6 digclk.ngc digclk.ngd
map -intstyle ise -p xc2s50-tq144-6 -cm area -pr b -k 4 -c 100 -tx off -o digclk_map.ncd digclk.ngd digclk.pcf
par -w -intstyle ise -ol std -t 1 digclk_map.ncd digclk.ncd digclk.pcf
trce -intstyle ise -e 3 -l 3 -xml digclk digclk.ncd -o digclk.twr digclk.pcf
bitgen -intstyle ise -f digclk.ut digclk.ncd
sch2vhdl -family spartan2 -flat -suppress -w digclk.sch digclk.vhf
xst -intstyle ise -ifn __projnav/digclk.xst -ofn digclk.syr
ngdbuild -intstyle ise -dd e:\vhdl\waitpast\dig_clk/_ngo -uc yj.ucf  -p xc2s50-tq144-6 digclk.ngc digclk.ngd
map -intstyle ise -p xc2s50-tq144-6 -cm area -pr b -k 4 -c 100 -tx off -o digclk_map.ncd digclk.ngd digclk.pcf
par -w -intstyle ise -ol std -t 1 digclk_map.ncd digclk.ncd digclk.pcf
trce -intstyle ise -e 3 -l 3 -xml digclk digclk.ncd -o digclk.twr digclk.pcf
bitgen -intstyle ise -f digclk.ut digclk.ncd
sch2vhdl -family spartan2 -flat -suppress -w digclk.sch digclk.vhf
xst -intstyle ise -ifn __projnav/digclk.xst -ofn digclk.syr
ngdbuild -intstyle ise -dd e:\vhdl\waitpast\dig_clk/_ngo -uc yj.ucf  -p xc2s50-tq144-6 digclk.ngc digclk.ngd
map -intstyle ise -p xc2s50-tq144-6 -cm area -pr b -k 4 -c 100 -tx off -o digclk_map.ncd digclk.ngd digclk.pcf
par -w -intstyle ise -ol std -t 1 digclk_map.ncd digclk.ncd digclk.pcf
trce -intstyle ise -e 3 -l 3 -xml digclk digclk.ncd -o digclk.twr digclk.pcf
bitgen -intstyle ise -f digclk.ut digclk.ncd
sch2vhdl -family spartan2 -flat -suppress -w digclk.sch digclk.vhf
xst -intstyle ise -ifn __projnav/digclk.xst -ofn digclk.syr
ngdbuild -intstyle ise -dd e:\vhdl\waitpast\dig_clk/_ngo -uc yj.ucf  -p xc2s50-tq144-6 digclk.ngc digclk.ngd
map -intstyle ise -p xc2s50-tq144-6 -cm area -pr b -k 4 -c 100 -tx off -o digclk_map.ncd digclk.ngd digclk.pcf
par -w -intstyle ise -ol std -t 1 digclk_map.ncd digclk.ncd digclk.pcf
trce -intstyle ise -e 3 -l 3 -xml digclk digclk.ncd -o digclk.twr digclk.pcf
bitgen -intstyle ise -f digclk.ut digclk.ncd
sch2vhdl -family spartan2 -flat -suppress -w digclk.sch digclk.vhf
xst -intstyle ise -ifn __projnav/digclk.xst -ofn digclk.syr
ngdbuild -intstyle ise -dd e:\vhdl\waitpast\dig_clk/_ngo -uc yj.ucf  -p xc2s50-tq144-6 digclk.ngc digclk.ngd
map -intstyle ise -p xc2s50-tq144-6 -cm area -pr b -k 4 -c 100 -tx off -o digclk_map.ncd digclk.ngd digclk.pcf
par -w -intstyle ise -ol std -t 1 digclk_map.ncd digclk.ncd digclk.pcf
trce -intstyle ise -e 3 -l 3 -xml digclk digclk.ncd -o digclk.twr digclk.pcf
bitgen -intstyle ise -f digclk.ut digclk.ncd
sch2vhdl -intstyle ise -family spartan3 -flat -suppress -w "F:/FPGA/VHDL/waitpast/dig_clk_lcd/digclk.sch" digclk.vhf
xst -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -intstyle ise -ifn digclk.xst -ofn digclk.syr
ngdbuild -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -intstyle ise -dd _ngo -nt timestamp -uc digclk.ucf -p xc3s400-pq208-5 digclk.ngc digclk.ngd
map -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -intstyle ise -p xc3s400-pq208-5 -cm area -pr b -k 4 -c 100 -o digclk_map.ncd digclk.ngd digclk.pcf
par -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -w -intstyle ise -ol std -t 1 digclk_map.ncd digclk.ncd digclk.pcf
trce -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -intstyle ise -e 3 -l 3 -s 5 -xml digclk digclk.ncd -o digclk.twr digclk.pcf
bitgen -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -intstyle ise -f digclk.ut digclk.ncd
sch2vhdl -intstyle ise -family spartan3 -flat -suppress -w "F:/FPGA/VHDL/waitpast/dig_clk_lcd/digclk.sch" digclk.vhf
xst -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -intstyle ise -ifn digclk.xst -ofn digclk.syr
ngdbuild -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -intstyle ise -dd _ngo -nt timestamp -uc digclk.ucf -p xc3s400-pq208-5 digclk.ngc digclk.ngd
map -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -intstyle ise -p xc3s400-pq208-5 -cm area -pr b -k 4 -c 100 -o digclk_map.ncd digclk.ngd digclk.pcf
par -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -w -intstyle ise -ol std -t 1 digclk_map.ncd digclk.ncd digclk.pcf
trce -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -intstyle ise -e 3 -l 3 -s 5 -xml digclk digclk.ncd -o digclk.twr digclk.pcf
bitgen -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -intstyle ise -f digclk.ut digclk.ncd
sch2vhdl -intstyle ise -family spartan3 -flat -suppress -w "F:/FPGA/VHDL/waitpast/dig_clk_lcd/digclk.sch" digclk.vhf
xst -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -intstyle ise -ifn digclk.xst -ofn digclk.syr
ngdbuild -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -intstyle ise -dd _ngo -nt timestamp -uc digclk.ucf -p xc3s400-pq208-5 digclk.ngc digclk.ngd
map -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -intstyle ise -p xc3s400-pq208-5 -cm area -pr b -k 4 -c 100 -o digclk_map.ncd digclk.ngd digclk.pcf
par -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -w -intstyle ise -ol std -t 1 digclk_map.ncd digclk.ncd digclk.pcf
trce -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -intstyle ise -e 3 -l 3 -s 5 -xml digclk digclk.ncd -o digclk.twr digclk.pcf
bitgen -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -intstyle ise -f digclk.ut digclk.ncd
sch2vhdl -intstyle ise -family spartan3 -flat -suppress -w "F:/FPGA/VHDL/waitpast/dig_clk_lcd/digclk.sch" digclk.vhf
xst -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -intstyle ise -ifn digclk.xst -ofn digclk.syr
ngdbuild -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -intstyle ise -dd _ngo -nt timestamp -uc digclk.ucf -p xc3s400-pq208-5 digclk.ngc digclk.ngd
map -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -intstyle ise -p xc3s400-pq208-5 -cm area -pr b -k 4 -c 100 -o digclk_map.ncd digclk.ngd digclk.pcf
par -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -w -intstyle ise -ol std -t 1 digclk_map.ncd digclk.ncd digclk.pcf
trce -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -intstyle ise -e 3 -l 3 -s 5 -xml digclk digclk.ncd -o digclk.twr digclk.pcf
bitgen -ise "F:/FPGA/VHDL/waitpast/dig_clk_lcd/dig_clk" -intstyle ise -f digclk.ut digclk.ncd