clock.cdf

来自「VHDL实现数字时钟」· CDF 代码 · 共 14 行

/* Quartus II Version 5.0 Build 148 04/26/2005 SJ Full Version */
JedecChain;
	FileRevision(JESD32A);
	DefaultMfr(6E);

	P ActionCode(Cfg)
		Device PartName(EPM7128SL84) Path("") File("clock.pof") MfrSpec(OpMask(1));

ChainEnd;

AlteraBegin;
	ChainType(JTAG);
AlteraEnd;