📄 test_double3.fit.rpt
字号:
+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in G:/ywh/QUARTUSII/sinWAVEgenerator/test_double3.fit.eqn.
+----------------+
; Floorplan View ;
+----------------+
Floorplan report data cannot be output to ASCII.
Please use Quartus II to view the floorplan report data.
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/ywh/QUARTUSII/sinWAVEgenerator/test_double3.pin.
+---------------------------------------------------------+
; Fitter Resource Usage Summary ;
+--------------------------------+------------------------+
; Resource ; Usage ;
+--------------------------------+------------------------+
; Logic cells ; 106 / 2,910 ( 3 % ) ;
; Registers ; 80 / 3,210 ( 2 % ) ;
; Total LABs ; 21 / 291 ( 7 % ) ;
; Logic elements in carry chains ; 29 ;
; User inserted logic cells ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 38 / 104 ( 36 % ) ;
; -- Clock pins ; 1 / 2 ( 50 % ) ;
; Global signals ; 4 ;
; M4Ks ; 1 / 13 ( 7 % ) ;
; Total memory bits ; 4,096 / 59,904 ( 6 % ) ;
; Total RAM block bits ; 4,608 / 59,904 ( 7 % ) ;
; Global clocks ; 4 / 8 ( 50 % ) ;
; Maximum fan-out node ; FREDEVIDER8:inst8|CLK ;
; Maximum fan-out ; 42 ;
; Total fan-out ; 525 ;
; Average fan-out ; 3.57 ;
+--------------------------------+------------------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ALE ; 78 ; 3 ; 27 ; 3 ; 0 ; 8 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; CLK ; 16 ; 1 ; 0 ; 8 ; 2 ; 41 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; CS ; 94 ; 3 ; 27 ; 8 ; 1 ; 5 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; P2[0] ; 85 ; 3 ; 27 ; 7 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; P2[1] ; 84 ; 3 ; 27 ; 5 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; P2[2] ; 83 ; 3 ; 27 ; 5 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; P2[3] ; 82 ; 3 ; 27 ; 4 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; P2[4] ; 79 ; 3 ; 27 ; 4 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; RD ; 76 ; 3 ; 27 ; 2 ; 0 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
; WR ; 77 ; 3 ; 27 ; 3 ; 1 ; 3 ; 0 ; no ; no ; no ; no ; no ; Off ; LVTTL ; Off ; User ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; DA1CS ; 36 ; 1 ; 0 ; 1 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; DA2CS ; 55 ; 4 ; 16 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; Q1[0] ; 49 ; 4 ; 8 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; Q1[1] ; 48 ; 4 ; 8 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; Q1[2] ; 47 ; 4 ; 8 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; Q1[3] ; 42 ; 4 ; 6 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; Q1[4] ; 41 ; 4 ; 6 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; Q1[5] ; 40 ; 4 ; 4 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; Q1[6] ; 39 ; 4 ; 4 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; Q1[7] ; 38 ; 4 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; Q2[0] ; 67 ; 4 ; 22 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; Q2[1] ; 62 ; 4 ; 20 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; Q2[2] ; 61 ; 4 ; 20 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; Q2[3] ; 60 ; 4 ; 20 ; 0 ; 2 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; Q2[4] ; 59 ; 4 ; 18 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; Q2[5] ; 58 ; 4 ; 18 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; Q2[6] ; 57 ; 4 ; 16 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; Q2[7] ; 56 ; 4 ; 16 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; WRN ; 37 ; 4 ; 2 ; 0 ; 1 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; XFER ; 54 ; 4 ; 12 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
; P0[0] ; 75 ; 3 ; 27 ; 2 ; 1 ; 4 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; P0[1] ; 74 ; 3 ; 27 ; 1 ; 0 ; 4 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; P0[2] ; 73 ; 3 ; 27 ; 1 ; 1 ; 4 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; P0[3] ; 72 ; 4 ; 26 ; 0 ; 0 ; 4 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; P0[4] ; 71 ; 4 ; 26 ; 0 ; 1 ; 4 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; P0[5] ; 70 ; 4 ; 24 ; 0 ; 0 ; 4 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; P0[6] ; 69 ; 4 ; 24 ; 0 ; 1 ; 4 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
; P0[7] ; 68 ; 4 ; 22 ; 0 ; 0 ; 5 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVTTL ; 24mA ; Off ; User ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+
+------------------------------------------------------------+
; I/O Bank Usage ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1 ; 4 / 22 ( 18 % ) ; 3.3V ; -- ;
; 2 ; 0 / 28 ( 0 % ) ; 3.3V ; -- ;
; 3 ; 12 / 26 ( 46 % ) ; 3.3V ; -- ;
; 4 ; 24 / 28 ( 85 % ) ; 3.3V ; -- ;
+----------+------------------+---------------+--------------+
+--------------------------------------------------------------------------------------------------------------------+
; All Package Pins ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; 1 ; 0 ; 1 ; GND* ; ; ; ; Row I/O ; ;
; 2 ; 1 ; 1 ; GND* ; ; ; ; Row I/O ; ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -