shift.v

来自「本程序实现数字的前向或者后向移动功能」· Verilog 代码 · 共 15 行

/*第五题：
  编写一个对输入向量作算术移位操作的模块。指定输入长度用参数表示，
  缺少值为32。同时指定移位次数用参数表示，缺少值为1。编写一个模拟、
 试模块以验证对12位向量进行8次移位操作的正确性。*/
`timescale 1ns/1ns
module shift(in,out,direction);
   parameter width=12;
   parameter shift_digi=8;
   output [width-1:0] out;
   input [width-1:0] in;
   input direction;
   wire [width-1:0] out;
   assign out=direction?(in<<shift_digi):(in>>shift_digi);
endmodule
//direction为高电平时向左移，低电平时向右移。