more1.sim.rpt

本程序对输入的任意多个二进制数字进行判别（0和1的个数）

; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      53.64 % ;
; Total nodes checked                                 ; 410          ;
; Total output ports checked                          ; 440          ;
; Total output ports with complete 1/0-value coverage ; 236          ;
; Total output ports with no 1/0-value coverage       ; 201          ;
; Total output ports with no 1-value coverage         ; 204          ;
; Total output ports with no 0-value coverage         ; 201          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                             ;
+------------------------------------------------------------------------+-----------------------------------------------------------------------------+------------------+
; Node Name                                                              ; Output Port Name                                                            ; Output Port Type ;
+------------------------------------------------------------------------+-----------------------------------------------------------------------------+------------------+
; |more1|out~0                                                           ; |more1|out~0                                                                ; out              ;
; |more1|in[1]                                                           ; |more1|in[1]                                                                ; out              ;
; |more1|in[2]                                                           ; |more1|in[2]                                                                ; out              ;
; |more1|in[3]                                                           ; |more1|in[3]                                                                ; out              ;
; |more1|in[4]                                                           ; |more1|in[4]                                                                ; out              ;
; |more1|in[5]                                                           ; |more1|in[5]                                                                ; out              ;
; |more1|in[6]                                                           ; |more1|in[6]                                                                ; out              ;
; |more1|in[7]                                                           ; |more1|in[7]                                                                ; out              ;
; |more1|in[8]                                                           ; |more1|in[8]                                                                ; out              ;
; |more1|in[10]                                                          ; |more1|in[10]                                                               ; out              ;
; |more1|in[11]                                                          ; |more1|in[11]                                                               ; out              ;
; |more1|out                                                             ; |more1|out                                                                  ; pin_out          ;
; |more1|data_ready                                                      ; |more1|data_ready                                                           ; out              ;
; |more1|LessThan0~16                                                    ; |more1|LessThan0~16                                                         ; out0             ;
; |more1|LessThan0~17                                                    ; |more1|LessThan0~17                                                         ; out0             ;
; |more1|LessThan0~18                                                    ; |more1|LessThan0~18                                                         ; out0             ;
; |more1|LessThan0~19                                                    ; |more1|LessThan0~19                                                         ; out0             ;
; |more1|lpm_add_sub:Add10|result_node[0]                                ; |more1|lpm_add_sub:Add10|result_node[0]                                     ; out0             ;
; |more1|lpm_add_sub:Add10|result_node[1]                                ; |more1|lpm_add_sub:Add10|result_node[1]                                     ; out0             ;
; |more1|lpm_add_sub:Add10|result_node[2]                                ; |more1|lpm_add_sub:Add10|result_node[2]                                     ; out0             ;
; |more1|lpm_add_sub:Add10|result_node[3]                                ; |more1|lpm_add_sub:Add10|result_node[3]                                     ; out0             ;
; |more1|lpm_add_sub:Add10|addcore:adder|unreg_res_node[0]~0             ; |more1|lpm_add_sub:Add10|addcore:adder|unreg_res_node[0]~0                  ; out0             ;
; |more1|lpm_add_sub:Add10|addcore:adder|unreg_res_node[0]               ; |more1|lpm_add_sub:Add10|addcore:adder|unreg_res_node[0]                    ; out0             ;
; |more1|lpm_add_sub:Add10|addcore:adder|_~0                             ; |more1|lpm_add_sub:Add10|addcore:adder|_~0                                  ; out0             ;
; |more1|lpm_add_sub:Add10|addcore:adder|_~1                             ; |more1|lpm_add_sub:Add10|addcore:adder|_~1                                  ; out0             ;
; |more1|lpm_add_sub:Add10|addcore:adder|_~3                             ; |more1|lpm_add_sub:Add10|addcore:adder|_~3                                  ; out0             ;
; |more1|lpm_add_sub:Add10|addcore:adder|unreg_res_node[2]~2             ; |more1|lpm_add_sub:Add10|addcore:adder|unreg_res_node[2]~2                  ; out0             ;
; |more1|lpm_add_sub:Add10|addcore:adder|unreg_res_node[1]~3             ; |more1|lpm_add_sub:Add10|addcore:adder|unreg_res_node[1]~3                  ; out0             ;
; |more1|lpm_add_sub:Add10|addcore:adder|unreg_res_node[3]               ; |more1|lpm_add_sub:Add10|addcore:adder|unreg_res_node[3]                    ; out0             ;
; |more1|lpm_add_sub:Add10|addcore:adder|unreg_res_node[2]               ; |more1|lpm_add_sub:Add10|addcore:adder|unreg_res_node[2]                    ; out0             ;
; |more1|lpm_add_sub:Add10|addcore:adder|unreg_res_node[1]               ; |more1|lpm_add_sub:Add10|addcore:adder|unreg_res_node[1]                    ; out0             ;
; |more1|lpm_add_sub:Add10|addcore:adder|_~8                             ; |more1|lpm_add_sub:Add10|addcore:adder|_~8                                  ; out0             ;
; |more1|lpm_add_sub:Add10|addcore:adder|_~9                             ; |more1|lpm_add_sub:Add10|addcore:adder|_~9                                  ; out0             ;
; |more1|lpm_add_sub:Add10|addcore:adder|_~11                            ; |more1|lpm_add_sub:Add10|addcore:adder|_~11                                 ; out0             ;
; |more1|lpm_add_sub:Add10|addcore:adder|_~12                            ; |more1|lpm_add_sub:Add10|addcore:adder|_~12                                 ; out0             ;
; |more1|lpm_add_sub:Add10|addcore:adder|_~14                            ; |more1|lpm_add_sub:Add10|addcore:adder|_~14                                 ; out0             ;
; |more1|lpm_add_sub:Add10|addcore:adder|_~15                            ; |more1|lpm_add_sub:Add10|addcore:adder|_~15                                 ; out0             ;
; |more1|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cout[3] ; |more1|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; sout             ;
; |more1|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cout[2] ; |more1|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cout[2]      ; cout             ;
; |more1|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cout[2] ; |more1|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; sout             ;
; |more1|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cout[1] ; |more1|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cout[1]      ; cout             ;
; |more1|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cout[1] ; |more1|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; sout             ;
; |more1|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cout[0] ; |more1|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cout[0]      ; cout             ;
; |more1|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cout[0] ; |more1|lpm_add_sub:Add10|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; sout             ;
; |more1|lpm_add_sub:Add9|result_node[0]                                 ; |more1|lpm_add_sub:Add9|result_node[0]                                      ; out0             ;
; |more1|lpm_add_sub:Add9|result_node[1]                                 ; |more1|lpm_add_sub:Add9|result_node[1]                                      ; out0             ;
; |more1|lpm_add_sub:Add9|result_node[2]                                 ; |more1|lpm_add_sub:Add9|result_node[2]                                      ; out0             ;
; |more1|lpm_add_sub:Add9|addcore:adder|datab_node[0]                    ; |more1|lpm_add_sub:Add9|addcore:adder|datab_node[0]                         ; out0             ;
; |more1|lpm_add_sub:Add9|addcore:adder|unreg_res_node[0]~0              ; |more1|lpm_add_sub:Add9|addcore:adder|unreg_res_node[0]~0                   ; out0             ;
; |more1|lpm_add_sub:Add9|addcore:adder|unreg_res_node[0]                ; |more1|lpm_add_sub:Add9|addcore:adder|unreg_res_node[0]                     ; out0             ;
; |more1|lpm_add_sub:Add9|addcore:adder|_~0                              ; |more1|lpm_add_sub:Add9|addcore:adder|_~0                                   ; out0             ;
; |more1|lpm_add_sub:Add9|addcore:adder|_~1                              ; |more1|lpm_add_sub:Add9|addcore:adder|_~1                                   ; out0             ;
; |more1|lpm_add_sub:Add9|addcore:adder|_~3                              ; |more1|lpm_add_sub:Add9|addcore:adder|_~3                                   ; out0             ;
; |more1|lpm_add_sub:Add9|addcore:adder|unreg_res_node[2]~2              ; |more1|lpm_add_sub:Add9|addcore:adder|unreg_res_node[2]~2                   ; out0             ;
; |more1|lpm_add_sub:Add9|addcore:adder|unreg_res_node[1]~3              ; |more1|lpm_add_sub:Add9|addcore:adder|unreg_res_node[1]~3                   ; out0             ;
; |more1|lpm_add_sub:Add9|addcore:adder|unreg_res_node[2]                ; |more1|lpm_add_sub:Add9|addcore:adder|unreg_res_node[2]                     ; out0             ;
; |more1|lpm_add_sub:Add9|addcore:adder|unreg_res_node[1]                ; |more1|lpm_add_sub:Add9|addcore:adder|unreg_res_node[1]                     ; out0             ;
; |more1|lpm_add_sub:Add9|addcore:adder|_~8                              ; |more1|lpm_add_sub:Add9|addcore:adder|_~8                                   ; out0             ;
; |more1|lpm_add_sub:Add9|addcore:adder|_~9                              ; |more1|lpm_add_sub:Add9|addcore:adder|_~9                                   ; out0             ;
; |more1|lpm_add_sub:Add9|addcore:adder|_~12                             ; |more1|lpm_add_sub:Add9|addcore:adder|_~12                                  ; out0             ;
; |more1|lpm_add_sub:Add9|addcore:adder|_~15                             ; |more1|lpm_add_sub:Add9|addcore:adder|_~15                                  ; out0             ;
; |more1|lpm_add_sub:Add9|addcore:adder|a_csnbuffer:result_node|cout[2]  ; |more1|lpm_add_sub:Add9|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]  ; sout             ;
; |more1|lpm_add_sub:Add9|addcore:adder|a_csnbuffer:result_node|cout[1]  ; |more1|lpm_add_sub:Add9|addcore:adder|a_csnbuffer:result_node|cout[1]       ; cout             ;
; |more1|lpm_add_sub:Add9|addcore:adder|a_csnbuffer:result_node|cout[1]  ; |more1|lpm_add_sub:Add9|addcore:adder|a_csnbuffer:result_node|cs_buffer[1]  ; sout             ;
; |more1|lpm_add_sub:Add9|addcore:adder|a_csnbuffer:result_node|cout[0]  ; |more1|lpm_add_sub:Add9|addcore:adder|a_csnbuffer:result_node|cout[0]       ; cout             ;
; |more1|lpm_add_sub:Add9|addcore:adder|a_csnbuffer:result_node|cout[0]  ; |more1|lpm_add_sub:Add9|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]  ; sout             ;
; |more1|lpm_add_sub:Add8|result_node[0]                                 ; |more1|lpm_add_sub:Add8|result_node[0]                                      ; out0             ;
; |more1|lpm_add_sub:Add8|result_node[1]                                 ; |more1|lpm_add_sub:Add8|result_node[1]                                      ; out0             ;
; |more1|lpm_add_sub:Add8|result_node[2]                                 ; |more1|lpm_add_sub:Add8|result_node[2]                                      ; out0             ;
; |more1|lpm_add_sub:Add8|addcore:adder|datab_node[0]                    ; |more1|lpm_add_sub:Add8|addcore:adder|datab_node[0]                         ; out0             ;
; |more1|lpm_add_sub:Add8|addcore:adder|unreg_res_node[0]~0              ; |more1|lpm_add_sub:Add8|addcore:adder|unreg_res_node[0]~0                   ; out0             ;
; |more1|lpm_add_sub:Add8|addcore:adder|unreg_res_node[0]                ; |more1|lpm_add_sub:Add8|addcore:adder|unreg_res_node[0]                     ; out0             ;
; |more1|lpm_add_sub:Add8|addcore:adder|_~0                              ; |more1|lpm_add_sub:Add8|addcore:adder|_~0                                   ; out0             ;