dpll.hier_info

用一片CPLD实现数字锁相环,用VHDL或V语言.

|dpll
reset => cnt_dpout_high[7].ACLR
reset => cnt_dpout_high[6].ACLR
reset => cnt_dpout_high[5].ACLR
reset => cnt_dpout_high[4].ACLR
reset => cnt_dpout_high[3].ACLR
reset => cnt_dpout_high[2].ACLR
reset => cnt_dpout_high[1].ACLR
reset => cnt_dpout_high[0].ACLR
reset => cnt_dpout_low[8].ACLR
reset => cnt_dpout_low[7].ACLR
reset => cnt_dpout_low[6].ACLR
reset => cnt_dpout_low[5].ACLR
reset => cnt_dpout_low[4].ACLR
reset => cnt_dpout_low[3].ACLR
reset => cnt_dpout_low[2].ACLR
reset => cnt_dpout_low[1].ACLR
reset => cnt_dpout_low[0].ACLR
reset => cnt_N[7].ACLR
reset => cnt_dpout_high[8].ACLR
reset => cnt_N[6].ACLR
reset => cnt_N[5].ACLR
reset => cnt_N[4].ACLR
reset => cnt_N[3].ACLR
reset => cnt_N[2].ACLR
reset => cnt_N[1].ACLR
reset => cnt_N[0].ACLR
reset => signal_out~reg0.ACLR
reset => add_del_clkout.OUTPUTSELECT
reset => cnt_N[8].ACLR
reset => syn~reg0.ACLR
reset => addclk.ACLR
reset => up_down_cnt[7].ACLR
reset => up_down_cnt[6].ACLR
reset => up_down_cnt[5].ACLR
reset => up_down_cnt[4].ACLR
reset => up_down_cnt[3].ACLR
reset => up_down_cnt[2].ACLR
reset => up_down_cnt[1].ACLR
reset => up_down_cnt[0].ACLR
reset => delclk.ACLR
reset => cnt8[1].ACLR
reset => cnt8[0].ACLR
reset => cnt8[2].ACLR
reset => dpout_delay.ACLR
clk => cnt_dpout_high[8].CLK
clk => cnt_dpout_high[7].CLK
clk => cnt_dpout_high[6].CLK
clk => cnt_dpout_high[5].CLK
clk => cnt_dpout_high[4].CLK
clk => cnt_dpout_high[3].CLK
clk => cnt_dpout_high[2].CLK
clk => cnt_dpout_high[1].CLK
clk => cnt_dpout_high[0].CLK
clk => cnt_dpout_low[8].CLK
clk => cnt_dpout_low[7].CLK
clk => cnt_dpout_low[6].CLK
clk => cnt_dpout_low[5].CLK
clk => cnt_dpout_low[4].CLK
clk => cnt_dpout_low[3].CLK
clk => cnt_dpout_low[2].CLK
clk => cnt_dpout_low[1].CLK
clk => cnt_dpout_low[0].CLK
clk => syn~reg0.CLK
clk => delclk.CLK
clk => addclk.CLK
clk => up_down_cnt[7].CLK
clk => up_down_cnt[6].CLK
clk => up_down_cnt[5].CLK
clk => up_down_cnt[4].CLK
clk => up_down_cnt[3].CLK
clk => up_down_cnt[2].CLK
clk => up_down_cnt[1].CLK
clk => up_down_cnt[0].CLK
clk => cnt8[2].CLK
clk => cnt8[1].CLK
clk => cnt8[0].CLK
clk => dpout_delay.CLK
signal_in => dpout.IN1
signal_out <= signal_out~reg0.DB_MAX_OUTPUT_PORT_TYPE
syn <= syn~reg0.DB_MAX_OUTPUT_PORT_TYPE