disp256_guo.v

基于Verilog-HDL的硬件电路的实现 9.8 基于256点阵的汉字显示 9.8.1 单个静止汉字显示的设计原理及其仿真实现 9.8.2 单个静止汉字显示的硬件实现 9

/* XC95108单元 */
/* 16*16点阵LED单元 */
/* 显示“国”字*/
/* 列扫描  */

module	DISP256_GUO ( CLK, ROW, COLUMN );
   input   CLK;
   output  [15:0] ROW, COLUMN;
   reg     [15:0] ROW, COLUMN;		
   reg     [3:0] Q;

   initial
      begin
        COLUMN=16'b1111_1111_1111_1111;            
        ROW=16'b1111_1111_1111_1111;                
        Q=0;       
     end      

  always @(posedge CLK)        
     begin
       if (Q==15)
          Q=0;
       else
          Q=Q+1;
     end

 always @(posedge CLK) 
     begin
       case (Q)
          4'b0000:begin  ROW=16'b1111_1111_1111_1111; COLUMN=16'b1111_1111_1111_1110; end   //1
          4'b0001:begin  ROW=16'b0000_0000_0000_0001; COLUMN=16'b1111_1111_1111_1101; end   //2
	  4'b0010:begin  ROW=16'b1011_1111_1111_1101; COLUMN=16'b1111_1111_1111_1011; end   //3
	  4'b0011:begin  ROW=16'b1011_0111_1111_0101; COLUMN=16'b1111_1111_1111_0111; end   //4 

	  4'b0100:begin  ROW=16'b1011_0111_0111_0101; COLUMN=16'b1111_1111_1110_1111; end   //5
	  4'b0101:begin  ROW=16'b1011_0111_0111_0101; COLUMN=16'b1111_1111_1101_1111; end   //6
	  4'b0110:begin  ROW=16'b1011_0111_0111_0101; COLUMN=16'b1111_1111_1011_1111; end   //7
	  4'b0111:begin  ROW=16'b1011_0000_0000_0101; COLUMN=16'b1111_1111_0111_1111; end   //8

          4'b1000:begin  ROW=16'b1011_0111_0111_0101; COLUMN=16'b1111_1110_1111_1111; end   //9
          4'b1001:begin  ROW=16'b1011_0110_0111_0101; COLUMN=16'b1111_1101_1111_1111; end   //10
	  4'b1010:begin  ROW=16'b1011_0001_0111_0101; COLUMN=16'b1111_1011_1111_1111; end   //11
	  4'b1011:begin  ROW=16'b1011_0111_1111_0101; COLUMN=16'b1111_0111_1111_1111; end   //12

	  4'b1100:begin  ROW=16'b1011_1111_1111_1101; COLUMN=16'b1110_1111_1111_1111; end   //13	
	  4'b1101:begin  ROW=16'b0000_0000_0000_0001; COLUMN=16'b1101_1111_1111_1111; end   //14	
	  4'b1110:begin  ROW=16'b1111_1111_1111_1111; COLUMN=16'b1011_1111_1111_1111; end   //15	
	  4'b1111:begin  ROW=16'b1111_1111_1111_1111; COLUMN=16'b0111_1111_1111_1111; end   //16
       endcase  
    end 

endmodule