dec2_4.v

来自「基于Verilog-HDL的硬件电路的实现 9.7 步进电机的控制 」· Verilog 代码 · 共 27 行

/* 2_4译码器 */

`define  OUT_0  4'b0001 
`define  OUT_1  4'b0010 
`define  OUT_2  4'b0100
`define  OUT_3  4'b1000

module  DEC2_4 (IN, OUT);
      input  [1:0] IN;
      output [3:0] OUT;

      assign OUT=FUNC_DEC(IN);

      function [3:0] FUNC_DEC;
         input [1:0] IN;

         case (IN)
           2'b00: FUNC_DEC=`OUT_0;
           2'b01: FUNC_DEC=`OUT_1;
           2'b10: FUNC_DEC=`OUT_2;
           2'b11: FUNC_DEC=`OUT_3;
         endcase
      endfunction
endmodule