_primary.vhd

来自「用verilog编写适中分频器 并且还有测试程序」· VHDL 代码 · 共 5 行

library verilog;
use verilog.vl_types.all;
entity half_clkt is
end half_clkt;