📄 dds_vhdl.fit.rpt
字号:
; 177 ; 146 ; 3 ; GND* ; ; ; ; Row I/O ; ;
; 178 ; 147 ; 3 ; GND* ; ; ; ; Row I/O ; ;
; 179 ; 148 ; 3 ; GND* ; ; ; ; Row I/O ; ;
; 180 ; 149 ; 3 ; GND* ; ; ; ; Row I/O ; ;
; 181 ; 150 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 182 ; 151 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 183 ; 152 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 184 ; 153 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 185 ; 154 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 186 ; 155 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 187 ; 156 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 188 ; 157 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 189 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ;
; 190 ; ; 1 ; GND ; gnd ; ; ; -- ; ;
; 191 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ;
; 192 ; ; 1 ; GND ; gnd ; ; ; -- ; ;
; 193 ; 158 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 194 ; 159 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 195 ; 160 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 196 ; 161 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 197 ; 162 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 198 ; 163 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 199 ; 164 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 200 ; 165 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 201 ; 166 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 202 ; 167 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 203 ; 168 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 204 ; 169 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 205 ; 170 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 206 ; 171 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 207 ; 172 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 208 ; 173 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 209 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ;
; 210 ; ; 1 ; GND ; gnd ; ; ; -- ; ;
; 211 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ;
; 212 ; ; 1 ; GND ; gnd ; ; ; -- ; ;
; 213 ; 174 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 214 ; 175 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 215 ; 176 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 216 ; 177 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 217 ; 178 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 218 ; 179 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 219 ; 180 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 220 ; 181 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 221 ; 182 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 222 ; 183 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 223 ; 184 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 224 ; 185 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 225 ; 186 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 226 ; 187 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 227 ; 188 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 228 ; 189 ; 2 ; GND* ; ; ; ; Column I/O ; ;
; 229 ; ; ; VCCINT ; power ; ; 1.5V ; -- ; ;
; 230 ; ; 1 ; GND ; gnd ; ; ; -- ; ;
; 231 ; ; 2 ; VCCIO2 ; power ; ; 3.3V ; -- ; ;
; 232 ; ; 1 ; GND ; gnd ; ; ; -- ; ;
; 233 ; 190 ; 2 ; FWORD[0] ; input ; LVTTL ; ; Column I/O ; Y ;
; 234 ; 191 ; 2 ; FWORD[1] ; input ; LVTTL ; ; Column I/O ; Y ;
; 235 ; 192 ; 2 ; FWORD[2] ; input ; LVTTL ; ; Column I/O ; Y ;
; 236 ; 193 ; 2 ; FWORD[3] ; input ; LVTTL ; ; Column I/O ; Y ;
; 237 ; 194 ; 2 ; FWORD[4] ; input ; LVTTL ; ; Column I/O ; Y ;
; 238 ; 195 ; 2 ; FWORD[5] ; input ; LVTTL ; ; Column I/O ; Y ;
; 239 ; 196 ; 2 ; FWORD[6] ; input ; LVTTL ; ; Column I/O ; Y ;
; 240 ; 197 ; 2 ; FWORD[7] ; input ; LVTTL ; ; Column I/O ; Y ;
+----------+------------+----------+----------------------+--------+--------------+---------+------------+-----------------+
+------------------------------------------------------------------+
; Output Pin Load For Reported TCO ;
+---------------------+-------+------------------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+---------------------+-------+------------------------------------+
; LVTTL ; 10 pF ; Not Available ;
; LVCMOS ; 10 pF ; Not Available ;
; 2.5 V ; 10 pF ; Not Available ;
; 1.8 V ; 10 pF ; Not Available ;
; 1.5 V ; 10 pF ; Not Available ;
; SSTL-3 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2) ;
; 3.3-V PCI ; 10 pF ; 25 Ohm ;
; LVDS ; 4 pF ; 100 Ohm ;
; RSDS ; 0 pF ; 100 Ohm ;
+---------------------+-------+------------------------------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+---------------------------------------------------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DDS_VHDL ; 738 (1) ; 601 ; 39424 ; 38 ; 0 ; 137 (1) ; 234 (0) ; 367 (0) ; 108 (0) ; |DDS_VHDL ;
; |REG10B:u5| ; 10 (10) ; 10 ; 0 ; 0 ; 0 ; 0 (0) ; 2 (2) ; 8 (8) ; 8 (8) ; |DDS_VHDL|REG10B:u5 ;
; |REG32B:u2| ; 12 (12) ; 12 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 12 (12) ; 12 (12) ; |DDS_VHDL|REG32B:u2 ;
; |sin_rom:u3| ; 63 (0) ; 40 ; 10240 ; 0 ; 0 ; 23 (0) ; 2 (0) ; 38 (0) ; 19 (0) ; |DDS_VHDL|sin_rom:u3 ;
; |altsyncram:altsyncram_component| ; 63 (0) ; 40 ; 10240 ; 0 ; 0 ; 23 (0) ; 2 (0) ; 38 (0) ; 19 (0) ; |DDS_VHDL|sin_rom:u3|altsyncram:altsyncram_component ;
; |altsyncram_m9t:auto_generated| ; 63 (0) ; 40 ; 10240 ; 0 ; 0 ; 23 (0) ; 2 (0) ; 38 (0) ; 19 (0) ; |DDS_VHDL|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_m9t:auto_generated ;
; |altsyncram_t5b2:altsyncram1| ; 0 (0) ; 0 ; 10240 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |DDS_VHDL|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_m9t:auto_generated|altsyncram_t5b2:altsyncram1 ;
; |sld_mod_ram_rom:mgl_prim2| ; 63 (26) ; 40 ; 0 ; 0 ; 0 ; 23 (9) ; 2 (2) ; 38 (15) ; 19 (0) ; |DDS_VHDL|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_m9t:auto_generated|sld_mod_ram_rom:mgl_prim2 ;
; |lpm_counter:ram_rom_addr_reg_rtl_0| ; 10 (0) ; 10 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 10 (0) ; 10 (0) ; |DDS_VHDL|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_m9t:auto_generated|sld_mod_ram_rom:mgl_prim2|lpm_counter:ram_rom_addr_reg_rtl_0 ;
; |cntr_kv8:auto_generated| ; 10 (10) ; 10 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 10 (10) ; 10 (10) ; |DDS_VHDL|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_m9t:auto_generated|sld_mod_ram_rom:mgl_prim2|lpm_counter:ram_rom_addr_reg_rtl_0|cntr_kv8:auto_generated ;
; |lpm_counter:ram_rom_data_shift_cntr_reg_rtl_1| ; 4 (0) ; 4 ; 0 ; 0 ; 0 ; 0 (0) ; 0 (0) ; 4 (0) ; 4 (0) ; |DDS_VHDL|sin_rom:u3|altsyncram:altsyncram_component|altsyncram_m9t:auto_generated|sld_mod_ram_rom:mgl_prim2|lpm_counter:ram_rom_data_shift_cntr_reg_rtl_1 ;
; |cntr_pd8:auto_gener⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -